《計(jì)算機(jī)組成原理課后問題詳解第三版白中英》由會員分享，可在線閱讀，更多相關(guān)《計(jì)算機(jī)組成原理課后問題詳解第三版白中英（35頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

1、word 計(jì)算機(jī)組成原理各章答案〔白中英·第三版〕 第一章答案 1． 比擬數(shù)字計(jì)算機(jī)和模擬計(jì)算機(jī)的特點(diǎn)。 解：模擬計(jì)算機(jī)的特點(diǎn)：數(shù)值由連續(xù)量來表示，運(yùn)算過程是連續(xù)的； 　　數(shù)字計(jì)算機(jī)的特點(diǎn)：數(shù)值由數(shù)字量〔離散量〕來表示，運(yùn)算按位進(jìn)展。 　　兩者主要區(qū)別見P1 表1.1。 2． 數(shù)字計(jì)算機(jī)如何分類？分類的依據(jù)是什么？ 解：分類：　　數(shù)字計(jì)算機(jī)分為專用計(jì)算機(jī)和通用計(jì)算機(jī)。通用計(jì)算機(jī)又分為巨型機(jī)、大型機(jī)、中型機(jī)、小型機(jī)、微型機(jī)和單片機(jī)六類。 　　分類依據(jù)：專用和通用是根據(jù)計(jì)算機(jī)的效率、速度、價(jià)格、運(yùn)行的經(jīng)濟(jì)性和適應(yīng)性來劃分的。通用機(jī)的分類依據(jù)主要是體積、簡易性、功率損耗、性能指

2、標(biāo)、數(shù)據(jù)存儲容量、指令系統(tǒng)規(guī)模和機(jī)器價(jià)格等因素。 3． 數(shù)字計(jì)算機(jī)有那些主要應(yīng)用？ 4． 馮. 諾依曼型計(jì)算機(jī)的主要設(shè)計(jì)思想是什么？它包括哪些主要組成局部？ 解：馮. 諾依曼型計(jì)算機(jī)的主要設(shè)計(jì)思想是：存儲程序和程序控制。 　　存儲程序：將解題的程序〔指令序列〕存放到存儲器中； 　　程序控制：控制器順序執(zhí)行存儲的程序，按指令功能控制全機(jī)協(xié)調(diào)地完成運(yùn)算任務(wù)。 　　主要組成局部有：控制器、運(yùn)算器、存儲器、輸入設(shè)備、輸出設(shè)備。 5． 什么是存儲容量？什么是單元地址？什么是數(shù)據(jù)字？什么是指令字？ 解：存儲容量：指存儲器可以容納的二進(jìn)制信息的數(shù)量，通常用單位KB、MB、GB來度量，存儲容量

3、越大，表示計(jì)算機(jī)所能存儲的信息量越多，反映了計(jì)算機(jī)存儲空間的大小。 　　單元地址：單元地址簡稱地址，在存儲器中每個存儲單元都有唯一的地址編號，稱為單元地址。 　　數(shù)據(jù)字：假如某計(jì)算機(jī)字是運(yùn)算操作的對象即代表要處理的數(shù)據(jù)，如此稱數(shù)據(jù)字。 　　指令字： 假如某計(jì)算機(jī)字代表一條指令或指令的一局部，如此稱指令字。 6． 什么是指令？什么是程序？ 解：指令：計(jì)算機(jī)所執(zhí)行的每一個根本的操作。 　　程序：解算某一問題的一串指令序列稱為該問題的計(jì)算程序，簡稱程序。 7． 指令和數(shù)據(jù)均存放在內(nèi)存中，計(jì)算機(jī)如何區(qū)分它們是指令還是數(shù)據(jù)？ 解：一般來講，在取指周期中從存儲器讀出的信息即指令信息；而在執(zhí)

4、行周期中從存儲器中讀出的 　　信息即為數(shù)據(jù)信息。 8． 什么是內(nèi)存？什么是外存？什么是CPU？什么是適配器？簡述其功能。 解：內(nèi)存：一般由半導(dǎo)體存儲器構(gòu)成，裝在底版上，可直接和CPU交換信息的存儲器稱為內(nèi)存儲器，簡稱內(nèi)存。用來存放經(jīng)常使用的程序和數(shù)據(jù)。 　　外存：為了擴(kuò)大存儲容量，又不使本錢有很大的提高，在計(jì)算機(jī)中還配備了存儲容量更大的磁盤存儲器和光盤存儲器，稱為外存儲器，簡稱外存。外存可存儲大量的信息，計(jì)算 　　　　　機(jī)需要使用時，再調(diào)入內(nèi)存。 　　CPU：包括運(yùn)算器和控制器。根本功能為：指令控制、操作控制、時間控制、數(shù)據(jù)加工。 　　適配器：連接主機(jī)和外設(shè)的部件，起一個轉(zhuǎn)換器的

5、作用，以使主機(jī)和外設(shè)協(xié)調(diào)工作。 9． 計(jì)算機(jī)的系統(tǒng)軟件包括哪幾類？說明它們的用途。 解：系統(tǒng)軟件包括：〔1〕服務(wù)程序：診斷、排錯等 　　　　　　　　　〔2〕語言程序：匯編、編譯、解釋等 　　　　　　　　　〔3〕操作系統(tǒng) 　　　　　　　　　〔4〕數(shù)據(jù)庫管理系統(tǒng) 　　用途：用來簡化程序設(shè)計(jì)，簡化使用方法，提高計(jì)算機(jī)的使用效率，發(fā)揮和擴(kuò)大計(jì)算機(jī)的功能與用途。 10． 說明軟件開展的演變過程。 11．現(xiàn)代計(jì)算機(jī)系統(tǒng)如何進(jìn)展多級劃分？這種分級觀點(diǎn)對計(jì)算機(jī)設(shè)計(jì)會產(chǎn)生什么影響？ 解：多級劃分圖見P16圖1.6。可分為：微程序設(shè)計(jì)級、一般機(jī)器級、操作系統(tǒng)級、匯編語言級和 　　高級語言級。

6、 　　用這種分級的觀點(diǎn)來設(shè)計(jì)計(jì)算機(jī)，對保證產(chǎn)生一個良好的系統(tǒng)結(jié)構(gòu)是有很大幫助的。 12．為什么軟件能夠轉(zhuǎn)化為硬件？硬件能夠轉(zhuǎn)化為軟件？實(shí)現(xiàn)這種轉(zhuǎn)化的媒介是什么？ 13． "計(jì)算機(jī)應(yīng)用"與"應(yīng)用計(jì)算機(jī)"在概念上等價(jià)嗎？用學(xué)科角度和計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)來壽命你的觀點(diǎn)。 第二章答案 1. 寫出如下各數(shù)的原碼、反碼、補(bǔ)碼、移碼表示〔用8位二進(jìn)制數(shù)〕。其中MSB是最高位〔又是符號位〕LSB是最低位。如果是小數(shù)，小數(shù)點(diǎn)在MSB之后；如果是整數(shù)，小數(shù)點(diǎn)在LSB之后。 (1) -35/64 (2) 23/128 (3) -127 (4) 用小數(shù)表示-1 (5) 用整數(shù)表示-1 解：(1)先

7、把十進(jìn)制數(shù)-35/64寫成二進(jìn)制小數(shù)： 　　　　(-35/64)10=(-100011/1000000)2=(-100011×2-110)2=(-0.100011)2 (2) 先把十進(jìn)制數(shù)23/128寫成二進(jìn)制小數(shù)： 　　　　(23/128)10=(10111/10000000)2=(10111×2-111)2=(0.0001011)2 (3) 先把十進(jìn)制數(shù)-127寫成二進(jìn)制小數(shù)： 　　　　(-127)10=(-1111111)2 　　　　令x= -1111111B 　　　　∴ 原碼、反碼無法表示 (5) 令Y=-1=-0000001B

8、 　　　　∴ [Y]原=10000001 　　　　　　　　 [Y]反=11111110 　　　　　 [Y]補(bǔ)=11111111 　　　　　　　　 [Y]移=01111111 2. 設(shè)[X]補(bǔ)= a0，a1，a2…a6 , 其中ai取0或1，假如要x＞－0.5,求a0，a1，a2，…，a6 的取值。 解：a0= 1，a1= 0， a2，…，a6=1…1。 3. 有一個字長為32位的浮點(diǎn)數(shù)，階碼10位〔包括1位階符〕，用移碼表示；尾數(shù)22位〔包括1位尾符〕用補(bǔ)碼表示，基數(shù)R=2。請寫出： (1) 最大數(shù)的二進(jìn)制表示； (2) 最小數(shù)的二進(jìn)制表示； (3) 規(guī)格化數(shù)所能表示的數(shù)的X圍；

9、 (4) 最接近于零的正規(guī)格化數(shù)與負(fù)規(guī)格化數(shù)。 4. 將如下十進(jìn)制數(shù)表示成浮點(diǎn)規(guī)格化數(shù)，階碼3位，用補(bǔ)碼表示；尾數(shù)9位，用補(bǔ)碼表示。 〔1〕 27/64 〔2〕 -27/64 解：〔1〕27/64=11011B×=0.011011B=0.11011B× 　　　　浮點(diǎn)規(guī)格化數(shù) : 1111 0110110000 〔2〕 -27/64= -11011B×= -0.011011B= -0.11011B× 　　　　浮點(diǎn)規(guī)格化數(shù) : 1111 1001010000 5. X和Y, 用變形補(bǔ)碼計(jì)算X+Y, 同時指出運(yùn)算結(jié)果是否溢出。 解：〔1〕先寫出x和y的

10、變形補(bǔ)碼再計(jì)算它們的和 　　　　　　∴ x+y=0.1111B 無溢出。 〔2〕先寫出x和y的變形補(bǔ)碼再計(jì)算它們的和 　　　　　　∴ x+y=0.0011B 無溢出。 　　〔3〕先寫出x和y的變形補(bǔ)碼再計(jì)算它們的和 　　　　　　∴ x+y= -0.10111B 無溢出 6. X和Y, 用變形補(bǔ)碼計(jì)算X-Y, 同時指出運(yùn)算結(jié)果是否溢出。 解：〔1〕先寫出x和y的變形補(bǔ)碼，再計(jì)算它們的差 　　　　　　∵運(yùn)算結(jié)果雙符號不相等 ∴ 為正溢出 　〔2〕先寫出x和y的變形補(bǔ)碼，再計(jì)算它們的差 　　　　　　∴ x-y= -0.001

11、B 無溢出 　〔3〕先寫出x和y的變形補(bǔ)碼，再計(jì)算它們的差 　　　　　　∵運(yùn)算結(jié)果雙符號不相等 ∴ 為正溢出 7. 用原碼陣列乘法器、補(bǔ)碼陣列乘法器分別計(jì)算X×Y。 解：〔1〕用原碼陣列乘法器計(jì)算： 　　　　　　　　　　(0)　1 　1 　0 　1 　1 　 　　　　　　　　×) (1)　0 　0 　0 　0 　1 　　　　　---------------------------------- 　　　　　　　　　　(0)　1 　1 　0 　1 　1 　　　　　　　　(0)　0 　0 　0 　0 　0 　　　　　 〔0)　0 　0 　0 　0 　0

12、　　　　(0)　0 　0 　0 　0 　0 　　(0)　0 　0 　0 　0 　0 (0) (1) (1) (0) (1) (1) ----------------------------------------- (1)　0 　0 　1 　0 　1 　1 　1 　0 　1 　1 8． 用原碼陣列除法器計(jì)算 X÷Y。 　　　　　　　---------------------- 　　　　　　　　　　余數(shù)為負(fù) 1.11001 →q0=0 　　　　　　　---------------------- 　　　　　　　　　　余數(shù)為正 0.100

13、01 →q1=1 　　　　　　　---------------------- 　　　　　　　　　　余數(shù)為正 0.00011 →q2=1 　　　　　　　---------------------- 　　　　　　　　　　余數(shù)為負(fù) 1.00111 →q3=0 　　　　　　　---------------------- 　　　　　　　　　　余數(shù)為負(fù) 1.01101 →q4=0 　　　　　　　---------------------- 　　　　　　　　　　余數(shù)為負(fù) 1.11001 →q5=0 　　　　　　　---------------------

14、- 　　　　余數(shù)為 0.11000B× 9. 設(shè)階為5位(包括2位階符), 尾數(shù)為8位(包括2位數(shù)符), 階碼、尾數(shù)均用補(bǔ)碼表示, 完成如下取值的[X+Y]，[X-Y]運(yùn)算： 〔1〕X=×0.100101 　　Y=×(-0.011110) 〔2〕X=×〔-0.010110〕 Y=×(0.010110) 解：〔1〕將y規(guī)格化得：y=×(-0.111100) 　　?、?對階 　　　　[ΔE]補(bǔ)=[Ex]補(bǔ)+[-Ey]補(bǔ)=1101+0011=0000 　　　　∴ Ex=Ey 　　?、?尾數(shù)相加 　　　　　　相加 　　　　　　　　　　　　　　　　相減 　　　　

15、------------ 　　　　　　　　　　　-------------- 　　　　∴ x+y=×(-0.101110) 　　?、?對階 　　　　[ΔE]補(bǔ)=[Ex]補(bǔ)+[-Ey]補(bǔ)=1011+0100=1111 　　　　∴ △E= -1 [x]浮=1100，11.110101(0) 　　?、?尾數(shù)相加 　　　　　　相加 　　　　　　　　　　　　　　　　相減 　　　　　11.110101(0) 　　　　　　　　　　　11.110101(0) 　　　　--------------　　　　　　　　　------------------ 　　　　　00

16、.001011(0) 　　　　　　　　　　　11.011111(0) 　　　[x-y]浮=1100,11.011111(0) 　　　∴ x-y=×〔-0.100001B〕 13. 某加法器進(jìn)位鏈小組信號為C4C3C2C1 ，低位來的信號為C0 ，請分別按下述兩種方式寫出C4C3C2C1的邏輯表達(dá)式。 〔1〕 串行進(jìn)位方式 〔2〕 并行進(jìn)位方式 解 ：〔1〕串行進(jìn)位方式： 　　　　C1 = G1 + P1 C0 其中： G1 = A1 B1 ， P1 = A1⊕B1 　　　　C2 = G2 + P2 C1 　　　 G2 = A2 B2 ， P2 = A2⊕B2 　　　　C

17、3 = G3 + P3 C2 　　　 G3 = A3 B3 ， P3 = A3⊕B3 　　　　C4 = G4 + P4 C3 　　　 G4 = A4 B4 ， P4 = A4⊕B4 　　　(2) 并行進(jìn)位方式： 　　　　C1 = G1 + P1 C0 　　　　C2 = G2 + P2 G1 + P2 P1 C0 　　　　C3 = G3 + P3 G2 + P3 P2 G1 + P3 P2 P1 C0 　　　　C4 = G4 + P4 G3 + P4 P3 G2 + P4 P3 P2 G1 + P4 P3 P2 P1 C0 　　其中 G1-G4 ，P1-P4 表達(dá)式與串行進(jìn)位方式一

18、樣。 14. 某機(jī)字長16位，使用四片74181組成ALU，設(shè)最低位序標(biāo)注為0位，要求： 〔1〕寫出第5位的進(jìn)位信號C6的邏輯表達(dá)式； 〔2〕估算產(chǎn)生C6所需的最長時間； 〔3〕估算最長的求和時間。 解：〔1〕 組成最低四位的74181進(jìn)位輸出為：C4=G+P C0 ，C0為向第0位的進(jìn)位 　　　　　其中：G=y3+x3y2+x2x3y1+x1x2x3y0, P=x0x1x2x3 　　　　　所以 ：C5=y4+x4C4 　　　　　　　　　　　C6=y5+x5C5=y5+x5y4+x5x4C4 　　〔2〕設(shè)標(biāo)準(zhǔn)門延遲時間為T，"與或非"門延遲時間為1.5T，如此進(jìn)位信號C0由最

19、低位傳送至C6需經(jīng)一個反相器，兩級"與或非"門，故產(chǎn)生C6的最長延遲時間為： 　　　　　　　T+2×1.5T=4T 　　〔3〕最長求和時間應(yīng)從施加操作數(shù)到ALU算起：第一片74181有3級"與或非"門〔產(chǎn)生控制參數(shù)x0，y0+4〕,第二、第三片74181共2級反相器和2級"與或非"門〔進(jìn)位鏈〕，第四片74181求和邏輯〔1級"與或非"門和1級半加器，其延遲時間為3T〕，故總的加法時間為： 　　　　　　　T=3×1.5T+2T+2×1.5T+1.5T+1.5T+3T=14T 17．設(shè)A，B，C是三個16位的通用存放器，請?jiān)O(shè)計(jì)一個16位定點(diǎn)補(bǔ)碼運(yùn)算器，能實(shí)現(xiàn)下述功能： 〔1〕 A±B→A

20、 〔2〕 B×C→A, C〔高位積在存放器A中〕 〔3〕 A÷B→C〔商在存放器C中〕 解：設(shè)計(jì)能完成加、減、乘、除運(yùn)算的16位定點(diǎn)補(bǔ)碼運(yùn)算器框圖。 分析各存放器作用： 　　　　　　加 　　 　　減 　　　　　乘 　　　　　除 　　A 　被加數(shù)→和 　　同左 　　　初始為0 　　　被除數(shù)→余數(shù) 　　　　　　　　　　　　　　　局部積→乘積〔H〕　除數(shù) 　　B 　加數(shù) 　　　　　同左 　　　被乘數(shù) 　　C　　-- 　　　　　　-- 　　乘數(shù)→乘積〔L〕 　商 ∴ A：累加器〔16位〕，具有輸入、輸出、累加功能與雙向移位功能； 　 B：數(shù)據(jù)存放器〔16位〕，具有輸入、輸出功能；

21、 　 C：乘商存放器〔16位〕，具有輸入、輸出功能與雙向移位 畫出框圖： 第三章答案 1．有一個具有20位地址和32位字長的存儲器，問： 〔1〕 該存儲器能存儲多少個字節(jié)的信息？ 〔2〕 如果存儲器由512K×8位SRAM芯片組成，需要多少芯片？ 〔3〕 需要多少位地址作芯片選擇？ 解：〔1〕∵ 220= 1M， ∴ 該存儲器能存儲的信息為：1M×32/8=4MB 　　〔2〕〔1000/512〕×〔32/8〕= 8〔片〕 　　〔3〕 需要1位地址作為芯片選擇。 2. 某64位機(jī)主存采用半導(dǎo)體存儲器，其地址碼為26位，假如使用256K×16位的DRAM芯片組成該機(jī)所

22、允許的最大主存空間，并選用模塊板結(jié)構(gòu)形式，問： 〔1〕 每個模塊板為1024K×64位，共需幾個模塊板？ 〔2〕 個模塊板內(nèi)共有多少DRAM芯片? 〔3〕主存共需多少DRAM芯片? CPU如何選擇各模塊板？ 解：(1).　共需模塊板數(shù)為m： 　　　　　　m= ÷ =64 (塊)　 　　(2). 每個模塊板內(nèi)有DRAM芯片數(shù)為n: 　　　　　　n=( / ) ×(64/16)=16 (片) 　　(3) 主存共需DRAM芯片為：16×64=1024 (片) 　　　　　每個模塊板有16片DRAM芯片，容量為1024K×64位，需20根地址線(A19~A0)完成模塊 　　　　　板內(nèi)

23、存儲單元尋址。一共有64塊模塊板，采用6根高位地址線(A25~A20)，通過 　　　　　6：64譯碼器譯碼產(chǎn)生片選信號對各模塊板進(jìn)展選擇。 3． 用16K×8位的DRAM芯片組成64K×32位存儲器，要求： (1) 畫出該存儲器的組成邏輯框圖。 (2) 設(shè)存儲器讀/寫周期為0.5μS, CPU在1μS內(nèi)至少要訪問一次。試問采用哪種刷新方式比擬合理？兩次刷新的最大時間間隔是多少？對全部存儲單元刷新一遍所需的實(shí)際刷新時間是多少？ 解：〔1〕組成64K×32位存儲器需存儲芯片數(shù)為 　　　　　　N=〔64K/16K〕×〔32位/8位〕=16〔片〕 　　　　每4片組成16K×32位的存儲區(qū)

24、，有A13-A0作為片內(nèi)地址，用A15 A14經(jīng)2：4譯碼器產(chǎn)生片選信號 ，邏輯框圖如下所示： 　〔2〕依題意，采用異步刷新方式較合理，可滿足CPU在1μS內(nèi)至少訪問內(nèi)存一次的要求。 　　　設(shè)16K×8位存儲芯片的陣列結(jié)構(gòu)為128行×128列，按行刷新，刷新周期T=2ms，如此異步 　　　 刷新的間隔時間為： 　　　 如此兩次刷新的最大時間間隔發(fā)生的示意圖如下 　　　可見，兩次刷新的最大時間間隔為ｔｍａｘ 　　　　?。簦恚幔?5.5-0.5=15 (μS) 　　　對全部存儲單元刷新一遍所需時間為t R 　　　　　t R ＝0.5×128=64 　(μS) 7．某機(jī)器中，

25、配有一個地址空間為0000H-3FFFH的ROM區(qū)域?，F(xiàn)在再用一個RAM芯片(8K×8)形成40K×16位的RAM區(qū)域，起始地址為6000H,假定RAM芯片有和 信號控制端。CPU的地址總線為A15-A0，數(shù)據(jù)總線為D15-D0，控制信號為R/ (讀/寫)， (訪存)，要求： 〔1〕 畫出地址譯碼方案。 〔2〕 將ROM與RAM同CPU連接。 解：〔1〕依題意，主存地址空間分布如右圖所示，可選用2片27128(16K×8位)的EPROM作為 ROM區(qū)；10片的8K×8位RAM片組成40K×16位的RAM區(qū)。27128需14位片內(nèi)地址，而RAM需13位 片內(nèi)地址，故可用A15-A13三

26、位高地址經(jīng)譯碼產(chǎn)生片選信號,方案如下: ? 〔2〕 8． 存儲器容量為64M，字長64位，模塊數(shù)m = 8，分別用順序方式和交叉方式進(jìn)展組織。存儲周期T = 100ns,數(shù)據(jù)總線寬度為64位，總線周期τ = 10ns .問順序存儲器和交叉存儲器的帶寬各是多少？ 解：信息總量： q = 64位 ×8 =512位 　　順序存儲器和交叉存儲器讀出8個字的時間分別是： 　　　t2 = m T = 8×100ns =8×10 (s) 　　　t1 = T + (m - 1) = 100 + 7×10 = 1.7 ×10 (s) 　　順序存儲器帶寬是： 　　　W2 = q / t2 = 5

27、12÷〔8×10 〕= 64 ×10 〔位/ S〕 　　交叉存儲器帶寬是： 　　　W1 = q / t1 = 512÷〔1.7 ×10 〕= 301 ×10 〔位/ S〕 9． CPU執(zhí)行一段程序時, cache完成存取的次數(shù)為2420次，主存完成存取的次數(shù)為80 次，cache存儲周期為40ns，主存存儲周期為240ns，求cache/主存系統(tǒng)的效率和平均訪問時間。 解：先求命中率h 　　如此平均訪問時間為ta 　　　ta＝0.968×40＋(1-0.968) ×240＝46.4(ns) 　　　r ＝240÷40＝6 　　cache/主存系統(tǒng)的效率為e 　　　e＝1/

28、[r＋(1－r)×0.968]＝86.2％ 10．Cache存儲周期40ns，主存存儲周期200ns，Cache/主存系統(tǒng)平均訪問時間為50ns，求Cache的命中率是多少？ 解： ∵ ta = tc× h +tr×(1-h) 11．主存容量為4MB，虛存容量為1GB，如此虛存地址和物理地址各為多少位？如頁面大小為4KB，如此頁表長度是多少？ 解：主存容量為4MB，虛存容量為1GB 　　 ∵ ＝4M ∴物理地址為22位 　又 ∵ ＝1G ∴虛擬地址為30位 　頁表長度為 1GB÷4KB＝230÷212=218=256K 14．假設(shè)主存只有a,b,c三個頁框，組成a進(jìn)c出的F

29、IFO隊(duì)列，進(jìn)程訪問頁面的序列是0,1,2.4,2,3,0,2,1.3,2號。用列表法求采用LRU替換策略時的命中率。 解： ∴命中率為 15．從如下有關(guān)存儲器的描述中，選擇出正確的答案： 　A． 多體交叉存儲主要解決擴(kuò)大容量問題； 　B． 訪問存儲器的請求是由CPU發(fā)出的； 　C． Cache與主存統(tǒng)一編址，即主存空間的某一局部屬于Cache; 　D． Cache的功能全由硬件實(shí)現(xiàn)。 解： D 16．從如下有關(guān)存儲器的描述中，選擇出正確的答案： 　A．在虛擬存儲器中，外存和主存一一樣的方式工作，因此允許程序員用比主存空間大得 　　 多的外存空間編程； 　B．在虛擬

30、存儲器中，邏輯地址轉(zhuǎn)換成物理地址是由硬件實(shí)現(xiàn)的，僅在頁面失效時才由操 　　作系統(tǒng)將被訪問頁面從外存調(diào)到內(nèi)存，必要時還要先把被淘汰的頁面內(nèi)容寫入外存； 　C．存儲保護(hù)的目的是：在多用戶環(huán)境中，既要防止一個用戶程序出錯而破壞系統(tǒng)軟件或 　　其他用戶程序，又要防止一個用戶訪問不是分配給他的主存區(qū)，以達(dá)到數(shù)據(jù)安全和保 　　 密的要求。 解：C 第四章答案 1．ASCll碼是7位，如果設(shè)計(jì)主存單元字長為32位，指令字長為12位，是否合理？為什 么？ 解：指令字長設(shè)計(jì)為12位不是很合理。主存單元字長為32位，一個存儲單元可存放4個ASCII碼， 　　余下4位可作為ASCII碼的

31、校驗(yàn)位〔每個ASCII碼帶一位校驗(yàn)位〕，這樣設(shè)計(jì)還是合理的。 　　但是，設(shè)計(jì)指令字長為12 位就不合理了，12位的指令碼存放在字長32位的主存單元中， 　　造成19位不能用而浪費(fèi)了存儲空間。 2.假設(shè)某計(jì)算機(jī)指令長度為20位，具有雙操作數(shù)、單操作數(shù)、無操作數(shù)三類指令形式，每個操作數(shù)地址規(guī)定用6位表示。問： 假如操作碼字段固定為8位，現(xiàn)已設(shè)計(jì)出m條雙操作數(shù)指令，n條無操作數(shù)指令，在此情況下，這臺計(jì)算機(jī)最多可以設(shè)計(jì)出多少條單操作數(shù)指令？ 解：這臺計(jì)算機(jī)最多可以設(shè)計(jì)出256-m-n條單操作數(shù)指令 3．指令格式結(jié)構(gòu)如下所示，試分析指令格式與尋址方式特點(diǎn)。 解：指令格式與尋址方式特點(diǎn)如下：

32、 　?、?單字長二地址指令； 　　② 操作碼OP可指定 =64條指令； 　?、?RR型指令，兩個操作數(shù)均在存放器中，源和目標(biāo)都是通用存放器〔可分別指定16個存放器 　　 　之一〕； 　?、?這種指令格式常用于算術(shù)邏輯類指令。 4．指令格式結(jié)構(gòu)如下所示，試分析指令格式與尋址方式特點(diǎn)。 解：指令格式與尋址方式特點(diǎn)如下： 　?、?雙字長二地址指令； 　?、?操作碼OP可指定 =64條指令； 　?、?RS型指令，兩個操作數(shù)一個在存放器中〔16個存放器之一〕，另一個在存儲器中； 　?、?有效地址通過變址求得：E=〔變址存放器〕± D，變址存放器可有16個。 5．指令格式結(jié)構(gòu)如下所

33、示，試分析指令格式與尋址方式特點(diǎn)。 解：指令格式與尋址方式特點(diǎn)如下： 　?、?單字長二地址指令； 　?、?操作碼OP可指定 =16條指令； 　?、?有8個通用存放器，支持8種尋址方式； 　?、?可以是RR型指令、SS型指令、RS型指令、 6．一種單地址指令格式如下所示，其中I為間接特征，X為尋址模式，D為形式地址。I，X，D組成該指令的操作數(shù)有效地址E。設(shè)R為變址存放器，R1 為基值存放器，PC為程序計(jì)數(shù)器，請?jiān)谙卤碇械谝涣形恢锰钊脒m當(dāng)?shù)膶ぶ贩绞矫Q。 解： ① 直接尋址 　　 ② 相對尋址 　　 ③ 變址尋址 　　 ④ 基址尋址 　　 ⑤ 間接尋址 　　 ⑥ 基址間址

34、尋址 7．某計(jì)算機(jī)字長16位，主存容量為64K字，采用單字長單地址指令，共有40條指令，試采用直接、立即、變址、相對四種尋址方式設(shè)計(jì)指令格式。 解：40條指令需占用操作碼字段〔OP〕6位，這樣指令余下長度為10位。為了覆蓋主存640K字的地 　　址空間，設(shè)尋址模式〔X〕2位，形式地址〔D〕8位，其指令格式如下： 　　尋址模式定義如下： 　　　X= 0 0 直接尋址 有效地址 E=D〔直接尋址為256個存儲單元〕 　　　X= 0 1 立即尋址 D字段為操作數(shù) 　　　X= 1 0 變址尋址 有效地址 E= (RX)＋D 〔可尋址64K個存儲單元〕 　　　X= 1 1 相對尋址

35、有效地址 E=〔PC〕＋D 〔可尋址64K個存儲單元〕 　　其中RX為變址存放器〔16位〕，PC為程序計(jì)數(shù)器〔16位〕，在變址和相對尋址時，位移量D可　　正可負(fù)。 8．某機(jī)字長為32位，主存容量為1M，單字長指令,有50種操作碼,采用頁面尋址、立即、直接等尋址方式。CPU中有PC，IR，AR, DR和16個通用存放器，頁面尋址可用PC高位局部與形式地址局部拼接成有效地址。問： 〔1〕指令格式如何安排？ 〔2〕主存能劃分成多少頁面？每頁多少單元？ 〔3〕能否增加其他尋址方式？ 解: 〔1〕依題意,指令字長32位，主存1M字，需20位地址A19-A0。50種操作碼，需6位OP，指令

36、　　　　尋址方式Mode為2位，指定存放器Rn需4位。設(shè)有單地址指令、雙地址指令和零地址指 　　　　 令，現(xiàn)只討論前二種指令。 　　　單地址指令的格式為： 　　　　Mode=00時為立即尋址方式，指令的23－0位為立即數(shù)； 　　　　Mode=01時為直接尋址方式，指令的19－0位為有效地址。 　　　雙地址指令的格式為： 　　　　Mode1=01時為存放器直接尋址方式，操作數(shù)S=(Rn)； 　　　　Mode1=11時為存放器間址尋址方式, 有效地址E=(Rn)。 　　　　Mode2=00時為立即尋址方式，指令的13-0位為立即數(shù)； 　　　　Mode2=01時為頁面尋址方

37、式； 　　　　Mode2=10時為變址尋址方式，E=(Rn)+D； 　　　　Mode2=11時為變址間址尋址方式, E=((Rn)+D)。 　　〔2〕由于頁面尋址方式時，D為14位，所以頁面大小應(yīng)為＝16K字，如此1M字可分為 　　　　 ＝64個頁面?？捎蒔C的高6位指出頁面號。 　　〔3〕能增加其它尋址方式，例上述間址方式、變址間址尋址方式。 14. 從以下有關(guān)RISC的描述中，選擇正確答案。 　A.采用RISC技術(shù)后，計(jì)算機(jī)的體系結(jié)構(gòu)又恢復(fù)到早期的比擬簡單的情況。 　B.為了實(shí)現(xiàn)兼容，新設(shè)計(jì)的RISC，是從原來CISC系統(tǒng)的指令系統(tǒng)中挑選一局部實(shí)現(xiàn)的。 　C．RISC的主

38、要目標(biāo)是減少指令數(shù)，提高指令執(zhí)行效率。 　D．RISC設(shè)有乘、除法指令和浮點(diǎn)運(yùn)算指令。 解： C 15. 根據(jù)操作數(shù)所在位置，指出其尋址方式〔填空〕： 〔1〕操作數(shù)在存放器中，為〔A〕尋址方式。 〔2〕操作數(shù)地址在存放器，為〔B〕尋址方式。 〔3〕操作數(shù)在指令中，為〔C〕尋址方式。 〔4〕操作數(shù)地址〔主存〕在指令中，為〔D〕尋址方式 〔5〕操作數(shù)的地址，為某一存放器內(nèi)容與位移量之和可以是〔E，F(xiàn)，G〕尋址方式。 解：A：存放器直接； B： 存放器間接； C：立即； 　　D： 直接； 　　 E：相對； 　　　 F：基值；G：變址 第五章答案 1．請?jiān)诶ㄌ杻?nèi)填入適當(dāng)

39、答案。在CPU中： (1) 保存當(dāng)前正在執(zhí)行的指令的存放器是〔指令存放器IR〕； (2) 保存當(dāng)前正要執(zhí)行的指令地址的存放器是(程序計(jì)數(shù)器PC)； (3) 算術(shù)邏輯運(yùn)算結(jié)果通常放在〔通用存放器 〕和〔數(shù)據(jù)緩沖存放器DR 〕。 2．參見如下圖〔課本P166圖5.15〕的數(shù)據(jù)通路。畫出存數(shù)指令"STA R1 ，(R2)"的指令周期 　流程圖，其含義是將存放器R1的內(nèi)容傳送至〔R2〕為地址的主存單元中。標(biāo)出各微操作信 　 號序列。 解："STA R1 ，(R2)"指令是一條存數(shù)指令，其指令周期流程圖如如下圖所示： 3．參見課本P166圖5.15的數(shù)據(jù)通路，畫出取數(shù)指令"LDA

40、〔R3〕，RO"的指令周期流程圖， 　其含義是將(R3)為地址的主存單元的內(nèi)容取至存放器R0中，標(biāo)出各微操作控制信號序列。5．如果在一個CPU周期中要產(chǎn)生3個脈沖 T1 = 200ns ,T2 = 400ns ,T3 = 200ns,試畫出 　 時序產(chǎn)生器邏輯圖。 解：節(jié)拍脈沖T1 ，T2 ，T3 的寬度實(shí)際等于時鐘脈沖的周期或是它的倍數(shù)，此時T1 = T3 =200ns ， 　 T2 = 400 ns ，所以主脈沖源的頻率應(yīng)為 f = 1 / T1 =5MHZ 。為了消除節(jié)拍脈沖上的毛刺，環(huán) 　型脈沖發(fā)生器可采用移位存放器形式。如下圖畫出了題目要求的邏輯電路圖和時序信號關(guān)系。根據(jù)關(guān)

41、 　 系，節(jié)拍脈沖T1 ，T2 ，T3 的邏輯表達(dá)式如下： 　　　　　　　　　T1 = C1· ， T2 = ， T3 = 6．假設(shè)某機(jī)器有80條指令，平均每條指令由4條微指令組成，其中有一條取指微指令是所有指 　 令公用的。微指令長度為32位，請估算控制存儲器容量。 解：微指令條數(shù)為：〔4-1〕×80+1=241條 　 取控存容量為：256×32位=1KB 7. 某ALU器件使用模式控制碼M，S3，S2，S1，C來控制執(zhí)行不同的算術(shù)運(yùn)算和邏輯操作。 　下表列出各條指令所要求的模式控制碼，其中y為二進(jìn)制變量，F(xiàn)為0或1任選。 　試以指令碼〔A，B，H，D，E，F(xiàn)，G〕為輸

42、入變量，寫出控制參數(shù)M，S3，S2，S1，C的邏 　 輯表達(dá)式。 解： M=G 　　 S3=H+D+F 　　 S2=1 　　 C=H+D+(E+F)y 8．某機(jī)有8條微指令I(lǐng)1-I8，每條微指令所包含的微命令控制信號如下表所示。 　 a-j分別對應(yīng)10種不同性質(zhì)的微命令信號。假設(shè)一條微指令的控制字段為8位，請安排微指　 令的控制字段格式。 解：經(jīng)分析，〔e ,f ,h〕和〔b, i, j〕可分別組成兩個小組或兩個字段，然后進(jìn)展譯碼，可得六個 　 微命令信號，剩下的a, c, d, g 四個微命令信號可進(jìn)展直接控制，其整個控制字段組成如 　 下： 11.某機(jī)采用

43、微程序控制方式，其控制存儲器容量為 512×48(位)。微程序可在整個控 　制存儲器中實(shí)現(xiàn)轉(zhuǎn)移，可控制微程序轉(zhuǎn)移的條件共4個，微指令采用水平型格式，后繼微 　 指令地址采用斷定方式。請問: 　 〔1〕微指令中的三個字段分別應(yīng)為多少位？ 　 〔2〕畫出圍繞這種微指令格式的微程序控制器邏輯框圖。 解： 〔l〕假設(shè)判別測試字段中每一位作為一個判別標(biāo)志，那么由于有4個轉(zhuǎn)移條件，故該字段為4位； 　　又因?yàn)榭卮嫒萘繛?12單元，所以下地址字段為9位，。微命令字段如此是： 　　　　　　　　〔48－4－9〕= 35位。 〔2〕對應(yīng)上述微指令格式的微程序控制器邏輯框圖如如下圖所示。其中微地址

44、存放器對應(yīng)下地址 　　字，P字段即為判別測試字段，控制字段即為微命令字段，后兩局部組成微指令存放器。地 　　 　　址轉(zhuǎn)移邏輯的輸入是指令存放器的OP碼、各種狀態(tài)條件以與判別測試字段所給的判別標(biāo)志 　　〔某一位為1〕，其輸出用于控制修改微地址存放器的適當(dāng)位數(shù)，從而實(shí)現(xiàn)微程序的分支轉(zhuǎn)移　　　　〔此例微指令的后繼地址采用斷定方式〕。 12．今有4級流水線分別完成取值、指令譯碼并取數(shù)、運(yùn)算、送結(jié)果四步操作， 　　今假設(shè)完成各步操作的時間依次為100ns,100ns,80ns,50ns。 　　請問：〔1〕流水線的操作周期應(yīng)設(shè)計(jì)為多少？ 　　　　　〔2〕假如相鄰兩條指令發(fā)生數(shù)據(jù)相關(guān)，而且在

45、硬件上不采取措施，那么第二條指令要 　　　　　　 　推遲多少時間進(jìn)展。 　　　　　〔3〕如果在硬件設(shè)計(jì)上加以改良，至少需推遲多少時間？ 解： (1) 流水線的操作時鐘周期 t應(yīng)按四步操作中最長時間來考慮, 所以t=100ns； (2) 兩條指令發(fā)生數(shù)據(jù)相關(guān)沖突情況：: 　　　　ADD R1,R2,R3 ; R2+R3→R1 　　　　SUB R4,R1,R5 ; R1-R5→R4 　兩條指令在流水線中執(zhí)行情況如下表所示: 　ADD指令在時鐘4時才將結(jié)果寫入存放器R1中, 但SUB指令在時鐘3時就需讀存放器R1了，顯然發(fā)生 　數(shù)據(jù)相關(guān)，不能讀到所需數(shù)據(jù)，只能等待。如果硬件上不采

46、取措施,第2條指令SUB至少應(yīng)推遲2個 　操作時鐘周期，即t=2×100ns=200ns； (3)如果硬件上加以改良(采取旁路技術(shù)),這樣只需推遲1個操作時鐘周期就能得到所需數(shù)據(jù)， 　 即t=100ns。 15．用定量描述法證明流水計(jì)算機(jī)比非流水計(jì)算機(jī)具有更高的吞吐率。 解：衡量并行處理器性能的一個有效參數(shù)是數(shù)據(jù)帶寬〔最大吞吐量〕，它定義為單位時間內(nèi)可以產(chǎn)生 　　的最大運(yùn)算結(jié)果個數(shù)。 　　設(shè)P1是有總延時T1的非流水處理器，故其帶寬為1/T1。又設(shè)Pm是相當(dāng)于P1 m 段流水處理器延遲時　間Tr，故Pm的帶寬為1/〔Tc+Tr〕。如果Pm是將P1劃分成一樣延遲的假如干段形成的，如

47、此T1≈mTc 因 　此P1的帶寬接近于1/mTc，由此可見，當(dāng)mTc>Tc+Tr滿足時，Pm比P1具有更大的帶寬。 16. 流水線中有三類數(shù)據(jù)相關(guān)沖突：寫后讀〔RAW〕相關(guān)；讀后寫〔WAR〕相關(guān)；寫后寫 〔WAW〕相關(guān)。判斷以下三組指令各存在哪種類型的數(shù)據(jù)相關(guān)。 (1) I1 LAD R1，A ； M〔A〕→R1，M〔A〕是存儲器單元 　　 I2 ADD R2，R1 ；〔R2〕+〔R1〕→R2 (2) I3 ADD R3，R4 ；〔R3〕+〔R4〕→R3 　　 I4 MUL R4，R5 ；〔R4〕×〔R5〕→ R4 (3) I5 LAD R6，B ； M〔B〕→R6，M〔B〕

48、是存儲器單元 　　 I6 MUL R6，R7 ；〔R6〕×〔R7〕→ R6 解：〔1〕寫后讀〔RAW〕相關(guān)； 　　〔2〕讀后寫〔WAR〕相關(guān)，但不會引起相關(guān)沖突； 　　〔3〕寫后讀〔RAW〕相關(guān)、寫后寫〔WAW〕相關(guān) 17．參考教科書圖5.42所示的超標(biāo)量流水線結(jié)構(gòu)模型，現(xiàn)有如下6條指令序列： 　　　　I1 LAD R1, B; M(B) → R1,M(B)是存儲器單元 　　　　I2 SUB R2, R1; (R2)－(R1) → R2 　　　　I3 MUL R3, R4; (R3)×(R4) → R3 　　　　I4 ADD R4, R5; (R4)＋(R5) → R4 　

49、　　　I5 LAD R6, A; M(A) → R6,M(A)是存儲器單元 　　　　I6 ADD R6, R7; (R6)＋(R7) →R6 請畫出：〔1〕 按序發(fā)射按序完成各段推進(jìn)情況圖。 　　　　〔2〕 按序發(fā)射按序完成的流水線時空圖。 解：〔1〕 (2) 第六章答案 1．比擬單總線、雙總線、三總線結(jié)構(gòu)的性能特點(diǎn)。 3. 用異步通信方式傳送字符"A"和"8"，數(shù)據(jù)有7位，偶校驗(yàn)1 位。起始位1位, 停止位l位，請分別畫出波形圖。 解： 字符A的ASCII碼為 41H=1000001B； 　　 字符8的ASCII碼為 38H=0111000B； 　　 串行傳送

50、波形圖為： 注： B：起始位 　　 C：校驗(yàn)位 　　 S：停止位 8．同步通信之所以比異步通信具有較高的傳輸頻率,是因?yàn)橥酵ㄐ臺___。 　A.不需要應(yīng)答信號； 　B.總線長度較短； 　C.用一個公共時鐘信號進(jìn)展同步； 　D.各部件存取時間比擬接近。 解： C 9. 在集中式總線仲裁中，____方式響應(yīng)時間最快，____方式對____最敏感。 解： B A C 10. 采月串行接口進(jìn)展7位ASCII碼傳送，帶有1位奇校驗(yàn)位，l位起始位和1位停止位,當(dāng)傳輸率為9600波特時，字符傳送速率為____。 解： A 11．系統(tǒng)總線中地址線的功能是______。

51、　A． 選擇主存單元地址 　B． 選擇進(jìn)展信息傳輸?shù)脑O(shè)備 　C． 選擇外存地址 　D． 指定主存和I/O設(shè)備接口電路的地址 解： D 12．系統(tǒng)總線中控制器的功能是______。 　A． 提供主存、I/O接口設(shè)備的控制信號和響應(yīng)信號 　B． 提供數(shù)據(jù)信息 　C． 提供時序信號 　D． 提供主存、I/O接口設(shè)備的響應(yīng)信號 解： D 14. PCI是一個與處理器無關(guān)的_____，它采用____時序協(xié)議和____式仲裁策略，并具有____能力。 解：D C A B 15. PCI總線的根本傳輸機(jī)制是____傳送。利用____可以實(shí)現(xiàn)總線間的____傳送，使所有的存取都按

52、CPU的需要出現(xiàn)在總線上。PCI允許____總線____工作。 A.橋 B.猝發(fā)式 C.并行 D.多條 E. 猝發(fā)式 解： B A C D E 17．PCI總線中三種橋的名稱是什么？橋的功能是什么？ 解：PCI總線有三種橋，即HOST / PCI橋〔簡稱HOST橋〕，PCI / PCI橋和PCI / LAGACY橋。 　　在PCI總線體系結(jié)構(gòu)中，橋起著重要作用： 　　〔1〕 接兩條總線，使總線間相互通信； 　　〔2〕是一個總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上， 　　　　　從而使系統(tǒng)中任意一個總線主設(shè)備都能看到同樣的一份地址表。 　　〔3〕 利用橋

53、可以實(shí)現(xiàn)總線間的卒發(fā)式傳送。 19．總線的一次信息傳送過程大致分哪幾個階段？假如采用同步定時協(xié)議，請畫出 讀數(shù)據(jù)的同步時序圖。 解：分五個階段：請求總線、總線仲裁、尋址〔目的地址〕、信息傳送、狀 　　態(tài)返回〔錯誤報(bào)告〕。讀數(shù)據(jù)的同步時序圖為： 20．某總線在一個總線周期中并行傳送8個字節(jié)的數(shù)據(jù)，假設(shè)一個總線周期等于一個總線時鐘周期，總線時鐘頻率為70MHZ ，求總線帶寬是多少？ 解：設(shè)總線帶寬用Dr表示，總線時鐘周期用T = 1/f表示，一個總線周期傳送的數(shù)據(jù)量用D表示， 　　根據(jù)定義可得： 　　　　　　　Dr ＝ T / D = D ×1/ｆ＝8B×70×106/s =

54、560MB/ 第七章 1. 計(jì)算機(jī)的外圍設(shè)備是指〔 〕 A．輸入/輸出設(shè)備 　　　　　　B. 外存儲器 C. 輸入/輸出設(shè)備與外存儲器 　D. 除了CPU和內(nèi)存以外的其他設(shè)備 解： D 2．打印機(jī)根據(jù)印字方式可以分為〔 〕和〔 〕兩大類，在〔 〕類打印機(jī)中，只有〔〕型打印機(jī)能打印漢字，請從下面答案中選擇填空。 A． 針型打印機(jī) B. 活字型打印機(jī) C. 擊打式 　　 D. 非擊打式 解：C D C A 7．試推導(dǎo)磁盤存貯器讀寫一塊信息所需總時間的公式。 解：設(shè)讀寫一塊信息所需總時間為Tb，平均找道時間為Ts，平均等待時間為TL，讀寫一塊信息的 　　傳輸時間為Tm

55、，如此：Tb=Ts＋TL＋Tm。假設(shè)磁盤以每秒r轉(zhuǎn)速率旋轉(zhuǎn)，每條磁道容量為N個字， 　　如此數(shù)據(jù)傳輸率=rN個字/秒。又假設(shè)每塊的字?jǐn)?shù)為n，因而一旦讀寫頭定位在該塊始端，就能在 　　Tm≈〔n / rN〕秒的時間中傳輸完畢。TL是磁盤旋轉(zhuǎn)半周的時間，TL=〔1/2r〕秒， 　　由此可得： 　　　　　Tb=Ts＋1/2r＋n/rN 秒 8．某磁盤存貯器轉(zhuǎn)速為3000轉(zhuǎn) / 分，共有4個記錄面，每毫米5道，每道記錄信息為12288字節(jié)，最小磁道直徑為230mm，共有275道。問： 〔1〕 磁盤存貯器的容量是多少？ 〔2〕 最高位密度與最低位密度是多少？ 〔3〕 磁盤數(shù)據(jù)傳輸率是多少

56、？ 〔4〕 平均等待時間是多少？ 〔5〕 給出一個磁盤地址格式方案。 解： 〔1〕 每道記錄信息容量 = 12288字節(jié) 　　　每個記錄面信息容量 = 275×12288字節(jié) 　　　共有4個記錄面，所以磁盤存儲器總?cè)萘繛?： 　　　　　4 ×275×12288字節(jié) = 13516800字節(jié) 〔2〕 最高位密度D1按最小磁道半徑R1計(jì)算〔R1 = 115mm〕： 　　　　　D1 = 12288字節(jié) / 2πR1 = 17字節(jié) / mm 　　　最低位密度D2按最大磁道半徑R2計(jì)算： 　　　　　R2 = R1 + 〔275 ÷ 5〕 = 115 + 55 = 170mm 　　

57、　　　D2 = 12288字節(jié) / 2πR2 = 11.5 字節(jié) / mm 〔3〕 磁盤傳輸率 C = r · N 　　　　　r = 3000 / 60 = 50 周 / 秒 　　　　　N = 12288字節(jié)〔信道信息容量〕 　　　　　C = r · N = 50 × 12288 = 614400字節(jié) / 秒 〔4〕平均等待時間 = 1/2r = 1 / (2×50) = 10毫秒 〔5〕磁盤存貯器假定只有一臺，所以可不考慮臺號地址。有4個記錄面，每個記錄面有275個磁 　　 道。假定每個扇區(qū)記錄1024個字節(jié)，如此需要12288 ÷1024字節(jié) = 12個扇區(qū)。由此可得如 　

58、　 下地址格式： 14．有一臺磁盤機(jī)，其平均尋道時間為了30ms,平均旋轉(zhuǎn)等待時間為120ms，數(shù)據(jù)傳輸速率為500B/ms，磁盤機(jī)上存放著1000件每件3000B 的數(shù)據(jù)?，F(xiàn)欲把一件數(shù)據(jù)取走，更新后在放回原地，假設(shè)一次取出或?qū)懭胨钑r間為： 　　　　　平均尋道時間+平均等待時間+數(shù)據(jù)傳送時間 　 另外，使用CPU更新信息所需時間為4ms, 并且更新時間同輸入輸出操作不相重疊。 　 試問： 　〔1〕 盤上全部數(shù)據(jù)需要多少時間？ 　〔2〕假如磁盤與旋轉(zhuǎn)速度和數(shù)據(jù)傳輸率都提高一倍，更新全部數(shù)據(jù)需要多少間？ 解：〔1〕磁盤上總數(shù)據(jù)量 = 1000×3000B = 3000000B 　

59、　　　 讀出全部數(shù)據(jù)所需時間為 3000000B ÷ 500B / ms = 6000ms 　　　　 重新寫入全部數(shù)據(jù)所需時間 = 6000ms 　　　　 所以，更新磁盤上全部數(shù)據(jù)所需的時間為 ： 　　　2×〔平均找道時間 + 平均等待時間 + 數(shù)據(jù)傳送時間 〕+ CPU更新時間 　　= 2〔30 + 120 + 6000〕ms + 4ms = 12304ms 　　(2) 磁盤機(jī)旋轉(zhuǎn)速度提高一倍后，平均等待時間為60ms； 　　　　數(shù)據(jù)傳輸率提高一倍后，數(shù)據(jù)傳送時間變?yōu)椋? 　　　　　　　3000000B ÷ 1000B / ms = 3000ms 　　　　更新全部數(shù)據(jù)所需時

60、間為： 　　　　　　2 ×〔30 + 60 + 3000〕ms + 4ms = 6184ms 17. 刷新存儲器的重要性能指標(biāo)是它的帶寬。假如顯示工作方式采用分辨率為1024×768，顏色深度為24位，幀頻〔刷新速率〕為72HZ，求： 　〔1〕刷新存儲器的存儲容量是多少？ 　〔2〕刷新存儲器的貸款是多少？ 解：〔1〕因?yàn)樗⑿麓鎯ζ魉璐鎯θ萘?= 分辨率 × 每個像素點(diǎn)顏色深度 　　　　　　　∴ 1024 × 768 × 3B ≈ 4MB 　　〔2〕因?yàn)樗⑿滤鑾?= 分辨率 × 每個像素點(diǎn)顏色深度 × 刷新速度 　　　　　　　∴ 1024 × 768 × 3B × 72 /

61、 S = 165888KB / S ≈ 162MB / S 第八章 1．如果認(rèn)為CPU等待設(shè)備的狀態(tài)信號是處于非工作狀態(tài)〔即踏步等待〕，那么在下面幾種主機(jī)與設(shè)備之間的數(shù)據(jù)傳送中：〔〕主機(jī)與設(shè)備是串行工作的；〔 〕主機(jī)與設(shè)備是并行工作的；〔 〕主程序與設(shè)備是并行運(yùn)行的。 A．程序查詢方式 B. 程序中斷方式 C. DMA方式 解： A C B 2．中斷向量地址是_____。 A．子程序入口地址 B. 中斷服務(wù)程序入口地址 C．中斷服務(wù)程序入口地址指示器 C. 例行程序入口地址 解： C 3．利用微型機(jī)制作了對輸入數(shù)據(jù)進(jìn)展采樣處理的系統(tǒng)。在該系統(tǒng)中，每抽取一個輸入數(shù)據(jù)就要

62、中斷CPU一次，中斷處理程序承受采樣的數(shù)據(jù)，將其放到主存的緩沖區(qū)內(nèi)。該中斷處理需時x秒，另一方面緩沖區(qū)內(nèi)每存儲n個數(shù)據(jù)，主程序就將其取出進(jìn)展處理，這種處理需時y秒。因此該系統(tǒng)可以跟蹤到每秒_____次的中斷請求。 A．N/(n×x+y) B. N/(x+y)×n C. Min(1/x, n/y) 解： A 4．采用DMA方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)就要占用一個____的時間。 A． 指令周期 B. 機(jī)器周期 C. 存儲周期 D. 總線周期 解： C 5．通道的功能是：〔1〕________，〔2〕______。按通道的工作方式分，通道有______通道、_______通道和__

63、____通道三種類型。 解：〔1〕執(zhí)行通道指令，組織外圍設(shè)備和內(nèi)存進(jìn)展數(shù)據(jù)傳輸； 　　〔2〕執(zhí)行CPU的I/O指令，以與向CPU報(bào)告中斷。 　　　　 選擇通道、字節(jié)多路通道、數(shù)組多路通道 6．在教科書圖8.7中，當(dāng)CPU對設(shè)備B的中斷請求進(jìn)展服務(wù)時，如設(shè)備A提出請求，CPU能夠響應(yīng)中斷嗎？為什么？如果設(shè)備B一提出請求總能立即得到服務(wù)，問怎樣調(diào)整才能滿足此要求？ 解：〔1〕CPU不能響應(yīng)中斷 　　〔2〕因?yàn)橥壷袛嗖荒芮短?，而A、B設(shè)備屬于同級中斷 　　〔3〕如果想要設(shè)備B一提出請求即能得到服務(wù)，如此應(yīng)該使設(shè)備B為最高優(yōu)先級，這里可將設(shè)備　　　　 B單獨(dú)接至3級IR，處于最高優(yōu)先級

64、。 8．設(shè)某機(jī)有5級中斷：L0，L1，L2，L3，L4，其中斷響應(yīng)優(yōu)先次序?yàn)椋篖0最高，L1次 之，L4最低?，F(xiàn)在要求將中斷處理次序改為L1→L3→L0→L4→L2，試問： 〔1〕下表中各級中斷處理程序的各中斷級屏蔽值如何設(shè)置〔每級對應(yīng)一位，該位 　　　為"0"表示允許中斷，該位為"1"表示中斷屏蔽〕？ 〔2〕假如這5級中斷同時都發(fā)出中斷請求，按更改后的次序畫出進(jìn)入各級中斷處理程 　　　序的過程示意圖。 解：〔1〕 　　〔2〕 9．某機(jī)器CPU中有16個通用存放器，運(yùn)行某中斷處理程序時僅用到其中2個存放器，請問響應(yīng)中斷而進(jìn)入該中斷處理程序時，是否要將通用存放器內(nèi)容保存

65、到主存中去？需保存幾個存放器？ 解：響應(yīng)中斷而進(jìn)入該中斷處理程序時，需將通用存放器內(nèi)容保存到主存中去，但為減少中斷處 　　理時間，不必保存所有通用存放器內(nèi)容，這里只需將2個中斷處理程序中用到的存放器內(nèi)容 　　保存起來。 12．如下陳述中正確的答案是_____。 A． 在DMA周期內(nèi)，CPU不能執(zhí)行程序 B． 中斷發(fā)生時，CPU首先執(zhí)行入棧指令將程序計(jì)數(shù)器內(nèi)容保護(hù)起來 C． DMA傳送方式中，DMA控制器每傳送一個數(shù)據(jù)就竊取一個指令周期 D． 輸入輸出操作的最終目的是要實(shí)現(xiàn)CPU與外設(shè)之間的數(shù)據(jù)傳輸 解： D 13．Pentium系統(tǒng)有兩類中斷源：①由CPU外部的硬件信號引發(fā)

66、的稱為_____，它分為可屏蔽______和非屏蔽_____；②由指令引發(fā)的稱為_______，其中一種是執(zhí)行______，另一種是_______。 解：① 外部中斷 INTR NMI 　?、?異常中斷 執(zhí)行軟件中斷指令引發(fā)的 出錯或故障引發(fā)的 14．IEEE1394是______I/O標(biāo)準(zhǔn)接口，與SCSI_____I/O標(biāo)準(zhǔn)接口相比，它具有更高的______，更強(qiáng)的_______，提與_____，連接方便。 解：B A C D E 15．SCSI是系統(tǒng)級_____，是處于主適配器和智能設(shè)備控制器之間的_____I/O接口。SCSI-3標(biāo)準(zhǔn)允許SCSI總線上連接的設(shè)備由______個提高到_____個，可支持_____位數(shù)據(jù)傳輸。 A． 并行 B. 接口 C. 16 D. 8 E. 32 解： B A D C D 18．假如設(shè)備的優(yōu)先級依次為CD-ROM、掃描儀、硬盤、磁帶機(jī)、打印機(jī)，請用標(biāo)準(zhǔn)接口SCSI進(jìn)展配置，畫出配置圖。 解：PCI HBA → CD-ROM → 掃描儀 → 硬盤 → 磁帶機(jī) → 打印機(jī) → 終端器 35 / 35