EDA 概述課件
《EDA 概述課件》由會員分享,可在線閱讀,更多相關《EDA 概述課件(63頁珍藏版)》請在裝配圖網上搜索。
1、EDA 概述EDA技術及其應用技術及其應用潘松潘松 趙敏笑趙敏笑EDA 概述學習內容和學習重點:學習內容和學習重點:EDA 概述EDA 技術及其應用技術及其應用EDA 概述1.1 EDA1.1 EDA技術技術 1 1、什么是、什么是EDAEDA技術?技術? EDA(Electronic Design Automation )EDA(Electronic Design Automation )技技術是現代電子技術的核心,它利用功能強大術是現代電子技術的核心,它利用功能強大的的計算機計算機,在,在EDAEDA工具軟件工具軟件平臺上,以平臺上,以硬件硬件描述語言描述語言( HDL)( HDL)為系統
2、邏輯描述手段完成的為系統邏輯描述手段完成的設計文件,自動地完成邏輯化簡、邏輯分割、設計文件,自動地完成邏輯化簡、邏輯分割、結構綜合(布局布線)以及邏輯優(yōu)化和仿真結構綜合(布局布線)以及邏輯優(yōu)化和仿真測試等功能,最后實現既定的測試等功能,最后實現既定的電子系統電子系統功能。功能。EDA 概述CAD CAD : Computer Aided DesignComputer Aided DesignCAE CAE : Computer Aided EngineeringComputer Aided EngineeringPCBPCB: Printed Circuit BoardPrinted Circ
3、uit Board,印制電路版,印制電路版EDAEDA: Electronic Design AutomationElectronic Design AutomationASICASIC: Application Specific Integrated CircuitsApplication Specific Integrated Circuits, 專用集成電路專用集成電路FPGAFPGA: Field Programmable Gate ArrayField Programmable Gate ArrayCPLDCPLD: Complex Programmable Logic Device
4、Complex Programmable Logic Device VHDL(VHSICVHDL(VHSIC): ):(Very High Speed Integrated (Very High Speed Integrated Circuit) Hardware Description LanguageCircuit) Hardware Description Language英文名詞解釋:英文名詞解釋:EDA 概述IPIP: Intellectual Property Intellectual Property 知識產權、著作權知識產權、著作權SOCSOC: SYSTEM ON A CHI
5、PSYSTEM ON A CHIPSOPCSOPC:SYSTEM ON A PROGAMMABLE CHIPSYSTEM ON A PROGAMMABLE CHIPCSOCCSOC:CONFIGURABLE SYSTEM ON A CHIPCONFIGURABLE SYSTEM ON A CHIP英文名詞解釋:英文名詞解釋:EDA 概述 2 2、EDAEDA技術軟件設計平臺是什么?技術軟件設計平臺是什么? 按照可編程邏輯器件公司來分類的:按照可編程邏輯器件公司來分類的:XilinxXilinx公司:公司:FOUNDATIONFOUNDATION和和ISEISE;ALTERAALTERA公司:公
6、司:MAX+PLUSIIMAX+PLUSII和和QUARTUS II QUARTUS II ;LATTICELATTICE公司:公司: isp isp 。EDA 概述集成的集成的CPLD/FPGA開發(fā)工具開發(fā)工具EDA 概述 特點:非特點:非EDAEDA技術及相關器件也能實現,無法體技術及相關器件也能實現,無法體現現EDAEDA技術的優(yōu)勢。技術的優(yōu)勢。 主要包括原數字電路中的設計項目,如:簡單譯主要包括原數字電路中的設計項目,如:簡單譯碼器、簡單計數器、紅綠交通燈控制、表決器、顯示碼器、簡單計數器、紅綠交通燈控制、表決器、顯示掃描器、電梯控制、乒乓球游戲、數字鐘表、普通頻掃描器、電梯控制、乒乓
7、球游戲、數字鐘表、普通頻率計等純邏輯行為實現方面的電路設計,時鐘頻率較率計等純邏輯行為實現方面的電路設計,時鐘頻率較低。低。 1)1)邏輯行為的實現邏輯行為的實現3 3、EDAEDA技術的應用技術的應用EDA 概述 特點:必須使用特點:必須使用EDAEDA技術才能實現,能體現技術才能實現,能體現EDAEDA技術技術的優(yōu)勢,是電子設計競賽題目最有可能出題的范圍。的優(yōu)勢,是電子設計競賽題目最有可能出題的范圍。 如:高速信號發(fā)生器(含高速如:高速信號發(fā)生器(含高速D/A輸出)、輸出)、PWM、FSK/PSK、A/D采樣控制器、數字頻率合采樣控制器、數字頻率合成、數字成、數字PLL、FIFO、RS23
8、2通信、通信、VGA顯示控顯示控制電路、邏輯分析儀、存儲示波器、虛擬儀表、制電路、邏輯分析儀、存儲示波器、虛擬儀表、圖像采樣處理和顯示、機電實時控制系統、圖像采樣處理和顯示、機電實時控制系統、FPGA與單片機綜合控制等電路的設計。與單片機綜合控制等電路的設計。 2)2)控制與信號傳輸功能的實現控制與信號傳輸功能的實現EDA 概述 特點:使用硬件方式取代由傳統特點:使用硬件方式取代由傳統CPUCPU完成的許多完成的許多算法功能,實現高速性能。算法功能,實現高速性能。 如:離散如:離散FFT變換、數字濾波器、浮點乘法變換、數字濾波器、浮點乘法器、高速寬位加法器、數字振蕩器、器、高速寬位加法器、數字
9、振蕩器、DDS、編碼、編碼譯碼和壓縮、調制解調器、以太網交換機、高頻譯碼和壓縮、調制解調器、以太網交換機、高頻端端DSP(現代(現代DSP)、基于)、基于FPGA的嵌入式系統、的嵌入式系統、SOPC/SOC系統、實時圖象處理、大信息流加解系統、實時圖象處理、大信息流加解密算法實現等電路的設計,嵌入式密算法實現等電路的設計,嵌入式ARM、含、含CPU軟核軟核Nios的軟硬件聯合設計。時鐘頻率較高。的軟硬件聯合設計。時鐘頻率較高。 3)3)算法的實現算法的實現EDA 概述 1. 21. 2、EDAEDA應用對象應用對象EDAEDA技術技術ASICASIC設計設計FPGA/CPLDFPGA/CPLD
10、可編程可編程ASICASIC 設計設計半定制半定制或全定或全定制制ASICASIC設計設計混合混合ASICASIC設計設計 EDA EDA技術最終實現目標是技術最終實現目標是ASIC(ASIC(專用集成電路專用集成電路) ),通過三種途徑來完成:通過三種途徑來完成:1 1、EDAEDA技術的實現目標技術的實現目標EDA 概述1) 1)超大規(guī)??删幊踢壿嬈骷笠?guī)??删幊踢壿嬈骷?稱為可編程稱為可編程ASICASIC(主要指(主要指FPGA/CPLDFPGA/CPLD)特點是直接面向用戶。特點是直接面向用戶。2)2)半定制或全定制半定制或全定制ASIC(ASIC(特點是不面向用戶特點是不面向用戶
11、) ) 半定制:門陣列半定制:門陣列ASICASIC和標準單元和標準單元ASICASIC 全定制:設計者對電路設計有完全的控制權全定制:設計者對電路設計有完全的控制權3)3)混合混合ASICASIC 既具有可編程既具有可編程ASICASIC,又有,又有CPUCPU、RAMRAM、ROMROM、PLLPLL等可調用的硬件標準單元模塊,等可調用的硬件標準單元模塊,特點是面向用戶。特點是面向用戶。EDA 概述SOCSOC: SYSTEM ON A CHIPSYSTEM ON A CHIPSOPCSOPC: SYSTEM ON A PROGAMMABLE CHIPSYSTEM ON A PROGAMM
12、ABLE CHIP SOPC SOPCNIOSEthernetInterfaceARMUARTUARTRAM/ROM FIFOUSB PCI PCIDSP BlocksPLLsSDRAM CONTROLVGAPS2Multiply UnitJPEG CPL FIR,IIR,FFTEDA 概述 EDAEDA技術在進入技術在進入2121世紀以前,主要表現在以下幾世紀以前,主要表現在以下幾個方面:個方面:u2020世紀世紀7070年代年代CMOSCMOS工藝已得到廣泛的應用工藝已得到廣泛的應用, ,可可編程邏輯技術與器件問世。編程邏輯技術與器件問世。 計算機輔助設計(計算機輔助設計(CADCAD)階
13、段:)階段:主要包括主要包括ICIC版版圖編輯、圖編輯、PCBPCB布局布線。布局布線。u2020世紀世紀8080年代年代集成電路設計進入了集成電路設計進入了CMOS(CMOS(互補場互補場效應管效應管) )時代。時代。 計算機輔助工程(計算機輔助工程(CAECAE)階段:)階段:主要包括原理圖主要包括原理圖輸入、邏輯仿真、電路分析和輸入、邏輯仿真、電路分析和PCBPCB布局布線等。布局布線等。2 2、EDAEDA技術的發(fā)展過程技術的發(fā)展過程EDA 概述u20世紀世紀90年代為電子設計自動化(年代為電子設計自動化(EDA)階段)階段復雜復雜可編程邏輯器件進入商業(yè)應用??删幊踢壿嬈骷M入商業(yè)應用
14、。 隨著隨著VHDLVHDL語言標準化,計算機輔助工程、計算機語言標準化,計算機輔助工程、計算機輔助設計、計算機輔助分析得到更廣泛的應用。輔助設計、計算機輔助分析得到更廣泛的應用。EDA 概述 在進入在進入2121世紀后,世紀后, EDAEDA技術得到了更大的發(fā)技術得到了更大的發(fā)展,突出表現在以下幾個方面:展,突出表現在以下幾個方面:u電子設計成果以自主知識產權的方式得以明確表電子設計成果以自主知識產權的方式得以明確表達和確認成為可能;達和確認成為可能;u在仿真和設計兩方面支持標準硬件描述語言,功能在仿真和設計兩方面支持標準硬件描述語言,功能強大的強大的EDA軟件不斷推出軟件不斷推出;u電子技
15、術全方位納入電子技術全方位納入EDA領域;領域;uEDA使得電子領域各學科的界限更加模糊,更加互使得電子領域各學科的界限更加模糊,更加互為包容;為包容;EDA 概述u更大規(guī)模的更大規(guī)模的FPGA和和CPLD器件的不斷推出;器件的不斷推出;u基于基于EDA工具的工具的ASIC設計標準單元已涵蓋大規(guī)模電設計標準單元已涵蓋大規(guī)模電子系統及子系統及IP核模塊;核模塊;u軟硬件軟硬件IP核在電子行業(yè)的產業(yè)領域、技術領域和設核在電子行業(yè)的產業(yè)領域、技術領域和設計應用領域得到進一步確認;計應用領域得到進一步確認;uSoC高效低成本設計技術的成熟;高效低成本設計技術的成熟;u系統級、行為驗證級硬件描述語言的出
16、現使復雜電系統級、行為驗證級硬件描述語言的出現使復雜電子系統設計趨于高效與簡單。子系統設計趨于高效與簡單。EDA 概述1.3 1.3 硬件描述語言硬件描述語言VHDLVHDL 硬件描述語言硬件描述語言HDLHDL是是EDAEDA技術的重要技術的重要組成部分,常見的組成部分,常見的HDLHDL有以下幾種:有以下幾種: VHDLVHDL、Verilog HDLVerilog HDL、System System VerilogVerilog和和System CSystem C。 VHDLVHDL和和Verilog HDLVerilog HDL是作為電子設計是作為電子設計主流的硬件描述語言。主流的硬件
17、描述語言。 EDA 概述VHDLVHDL的發(fā)展:的發(fā)展: VHDLVHDL于于19831983年由美國國防部(年由美國國防部(DODDOD)發(fā)起創(chuàng)建,由發(fā)起創(chuàng)建,由IEEEIEEE發(fā)展,并于發(fā)展,并于19871987年作為年作為“IEEEIEEE標準標準1076”1076”發(fā)布。發(fā)布。 19931993年年IEEEIEEE對對VHDLVHDL進行修訂,從更高進行修訂,從更高層次和系統描述能力上擴展了層次和系統描述能力上擴展了VHDLVHDL的內的內容,公布了容,公布了IEEE1076-1993IEEE1076-1993新標準。新標準。EDA 概述 VHDLVHDL語言具有很強的電路描述和建語言
18、具有很強的電路描述和建模能力,能從多個層次對數字系統進行建模能力,能從多個層次對數字系統進行建模和描述,從而大大簡化了硬件設計任務,模和描述,從而大大簡化了硬件設計任務,提高了設計效率和可靠性。提高了設計效率和可靠性。 用用VHDLVHDL進行電子系統設計的一個很大進行電子系統設計的一個很大的優(yōu)點是設計者可以專心致力于其功能的的優(yōu)點是設計者可以專心致力于其功能的實現,而不需要對不影響功能的與工藝有實現,而不需要對不影響功能的與工藝有關的因素花費過多的時間和精力。關的因素花費過多的時間和精力。VHDLVHDL的特點:的特點:EDA 概述1.4 1.4 基于基于HDLHDL的自頂向下的設計方法的自
19、頂向下的設計方法Top-down設計設計Top-down的設計的設計須經過須經過“設計設計驗驗證證修改設計修改設計再再驗證驗證”的過程,不的過程,不斷反復,直到結果斷反復,直到結果能夠實現所要求的能夠實現所要求的功能,并在速度、功能,并在速度、功耗、價格和可靠功耗、價格和可靠性方面實現較為合性方面實現較為合理的平衡。理的平衡。 EDA 概述 傳統電子系統傳統電子系統設計流程設計流程根據方案和系統指標選購硬件,根據方案和系統指標選購硬件,并設計電路板,即實現硬件系統并設計電路板,即實現硬件系統自自底底向向上上的的設設計計流流程程方案論證,與算法確定方案論證,與算法確定軟件設計與調試軟件設計與調試
20、SOFTWEAR DEBUGERRINGSOFTWEAR DEBUGERRING硬件系統測試與調試硬件系統測試與調試系統設計完成,或系統系統設計完成,或系統中的某一模塊設計完成中的某一模塊設計完成Bottom-up設計設計EDA 概述1.5 EDA1.5 EDA技術的優(yōu)勢技術的優(yōu)勢1 1、手工設計方法、手工設計方法u復雜電路的設計、調試十分困難;復雜電路的設計、調試十分困難;u無法進行硬件系統仿真,若某一過程存在錯誤,無法進行硬件系統仿真,若某一過程存在錯誤,查找和修改十分不便;查找和修改十分不便;u設計過程中產生大量文檔,不易管理;設計過程中產生大量文檔,不易管理;u對于對于IC設計而言,設
21、計實現過程與具體生產工設計而言,設計實現過程與具體生產工藝直接相關,因此可移植性差;藝直接相關,因此可移植性差;u只有在設計出樣機或生產出芯片后才能進行實測。只有在設計出樣機或生產出芯片后才能進行實測。EDA 概述2 2、 EDAEDA技術設計方法技術設計方法u計算機模擬驗證,縮短設計周期;計算機模擬驗證,縮短設計周期;u各類庫的支持;各類庫的支持;u極大地簡化設計文檔的管理;極大地簡化設計文檔的管理;u最具現代電子設計技術特征的功能是日益強大的最具現代電子設計技術特征的功能是日益強大的邏輯設計仿真測試技術;邏輯設計仿真測試技術;u設計者擁有完全的自主權,再無受制于人之虞;設計者擁有完全的自主
22、權,再無受制于人之虞;u良好的可移植與可測試性,為系統開發(fā)提供了可良好的可移植與可測試性,為系統開發(fā)提供了可靠的保證;靠的保證;u能將所有設計環(huán)節(jié)納入統一的自頂向下的設計方能將所有設計環(huán)節(jié)納入統一的自頂向下的設計方案中;案中;u系統板設計結束后仍可利用計算機對硬件系統進系統板設計結束后仍可利用計算機對硬件系統進行完整的測試。行完整的測試。EDA 概述原理圖原理圖/VHDL/VHDL文本編輯文本編輯綜合綜合FPGA/CPLDFPGA/CPLD適配適配FPGA/CPLDFPGA/CPLD編程下載編程下載FPGA/CPLDFPGA/CPLD器件和電路系統器件和電路系統時序與功能時序與功能門級仿真門級
23、仿真1、功能仿真、功能仿真2、時序仿真、時序仿真邏輯綜合器邏輯綜合器結構綜合器結構綜合器1、isp方式下載方式下載 2、JTAG方式下載方式下載 3、針對、針對SRAM結構的配置結構的配置4、OTP器件編程器件編程 功能仿真功能仿真 1.6 EDA1.6 EDA設計的流程設計的流程應用應用FPGA/CPLDFPGA/CPLD的的EDAEDA開發(fā)流程開發(fā)流程: :EDA 概述設計輸入設計輸入( (原理圖原理圖HDLHDL文本編輯文本編輯) )1. 1. 圖形輸入圖形輸入 圖形輸入圖形輸入 原理圖輸入原理圖輸入 狀態(tài)圖輸入狀態(tài)圖輸入 波形圖輸入波形圖輸入EDA 概述2. HDL2. HDL文本輸入
24、文本輸入 該方式與傳統的計算機軟件語言編輯輸入基本該方式與傳統的計算機軟件語言編輯輸入基本一致,將使用了某種硬件描述語言一致,將使用了某種硬件描述語言(HDL)(HDL)的電路設的電路設計文本,如計文本,如VHDLVHDL或或VerilogVerilog的源程序,進行編輯的源程序,進行編輯輸入。輸入。 應用應用HDLHDL的文本輸入方法克服了上述原理圖的文本輸入方法克服了上述原理圖輸入法存在的所有弊端,為輸入法存在的所有弊端,為EDAEDA技術的應用和發(fā)技術的應用和發(fā)展打開了一個廣闊的天地。展打開了一個廣闊的天地。EDA 概述 VHDL VHDL綜合綜合1) 1) 從自然語言轉換到從自然語言轉
25、換到VHDLVHDL語言算法表示,即自然語語言算法表示,即自然語言綜合;言綜合; 綜合的定義綜合的定義: 將電路的高級語言將電路的高級語言(行為及功能層次表達的電子系行為及功能層次表達的電子系統統)轉換為低層次的可與轉換為低層次的可與FPGA/CPLD的基本結構相映的基本結構相映射的網表文件與程序射的網表文件與程序,綜合之后生成一種或多種格式的綜合之后生成一種或多種格式的網表文件網表文件: EDIF、VHDL或或Verilog。2)2)從算法表示轉換到寄存器傳輸級從算法表示轉換到寄存器傳輸級(Register (Register Transport LevelTransport Level,R
26、TL)RTL),即從行為域到結構域的綜合,即從行為域到結構域的綜合,即行為綜合;即行為綜合;EDA 概述4)4) 從邏輯門表示轉換到版圖表示從邏輯門表示轉換到版圖表示(ASIC(ASIC設計設計) ),或轉,或轉換到換到FPGAFPGA的配置網表文件,可稱為版圖綜合或結構的配置網表文件,可稱為版圖綜合或結構綜合。有了版圖信息就可以把芯片生產出來了。有綜合。有了版圖信息就可以把芯片生產出來了。有了對應的配置文件,就可以使對應的了對應的配置文件,就可以使對應的FPGAFPGA變成具有變成具有專門功能的電路器件。專門功能的電路器件。3)3) RTL RTL級表示轉換到邏輯門級表示轉換到邏輯門( (包
27、括觸發(fā)器包括觸發(fā)器) )的表示,即的表示,即邏輯綜合;邏輯綜合;EDA 概述C、ASM.程序程序CPUCPU指令指令/ /數據代碼:數據代碼:010010 100010 1100010010 100010 1100軟件程序編譯器軟件程序編譯器 COMPILER編譯器和綜合功能比較編譯器和綜合功能比較VHDL/VERILOG.程序程序 硬件描述語言硬件描述語言 綜合器綜合器 SYNTHESIZERSYNTHESIZER為為ASICASIC設計提供的設計提供的 電路網表文件電路網表文件(a)軟件語言設計目標流程(b)硬件語言設計目標流程EDA 概述適適 配配 適配器也稱為結構綜合器,它的功能是將適
28、配器也稱為結構綜合器,它的功能是將由綜合器產生的網表文件配置于指定的目標器由綜合器產生的網表文件配置于指定的目標器件中,并產生最終的可下載文件。件中,并產生最終的可下載文件。 EDA 概述仿真(仿真(SimulationSimulation) 功能仿真(功能仿真(Function SimulationFunction Simulation)時序仿真(時序仿真(Timing SimulationTiming Simulation)仿真是對所設計電路的功能的驗證仿真是對所設計電路的功能的驗證EDA 概述編程下載(編程下載(ProgramProgram) 把適配后生成的編程文件裝入到把適配后生成的編
29、程文件裝入到PLDPLD器件中器件中的過程,或稱為下載。的過程,或稱為下載。 通常將對基于通常將對基于EEPROMEEPROM工藝的非易失結構工藝的非易失結構PLDPLD器件的下載稱為編程(器件的下載稱為編程(ProgramProgram),將基于),將基于SRAMSRAM工藝結構的工藝結構的PLDPLD器件的下載稱為配置(器件的下載稱為配置(ConfigureConfigure)。)。EDA 概述硬件測試硬件測試 最后是將含有載入了設計的最后是將含有載入了設計的FPGAFPGA或或CPLDCPLD的硬件系統進行統一的硬件系統進行統一測試,以便最終驗證設計項目在測試,以便最終驗證設計項目在目標
30、系統上的實際工作情況,以目標系統上的實際工作情況,以排除錯誤,改進設計。排除錯誤,改進設計。EDA 概述1.7 1.7 常用常用EDAEDA工具工具 本節(jié)主要介紹當今廣泛使用的以開發(fā)本節(jié)主要介紹當今廣泛使用的以開發(fā)FPGAFPGA和和CPLDCPLD為主的為主的EDAEDA工具。工具。 EDAEDA工具大致可以分為如下工具大致可以分為如下5 5個模塊:個模塊:設計輸入編輯器設計輸入編輯器仿真器仿真器HDLHDL綜合器綜合器適配器適配器( (或布局布線器或布局布線器) )下載器下載器EDA 概述設計輸入編輯器設計輸入編輯器EDA 概述邏輯綜合工具(邏輯綜合工具(Synthesis ToolsSy
31、nthesis Tools)EDA 概述仿真器仿真器 按處理的硬件描述語言類型分,按處理的硬件描述語言類型分,HDLHDL仿真器可分為:仿真器可分為:(1) VHDL(1) VHDL仿真器。仿真器。(2) Verilog(2) Verilog仿真器。仿真器。(3) Mixed HDL(3) Mixed HDL仿真器仿真器( (混合混合HDLHDL仿真器,同時處理仿真器,同時處理VerilogVerilog與與 VHDL)VHDL)。 (4) (4) 其他其他HDLHDL仿真器。仿真器。EDA 概述仿真工具(仿真工具(simulation toolssimulation tools)EDA 概述
32、適配器適配器( (布局布線器布局布線器) )下載器下載器( (編程器編程器) ) 適配器的任務是完成目標系統在器件上的布適配器的任務是完成目標系統在器件上的布局布線。適配即結構綜合,通常由可編程邏輯器局布線。適配即結構綜合,通常由可編程邏輯器件的廠商提供專門針對器件開發(fā)的軟件來完成。件的廠商提供專門針對器件開發(fā)的軟件來完成。這些軟件可以單獨或嵌入在廠商的針對自己產品這些軟件可以單獨或嵌入在廠商的針對自己產品的集成的集成EDAEDA開發(fā)環(huán)境中存在。開發(fā)環(huán)境中存在。EDA 概述 EPLD - Erasable Programmable Logic DeviceCPLD - Complex Prog
33、rammable Logic DeviceFPGA - Field Programmable Gate Array1.8 PLD1.8 PLD EDA 概述1 1、可編程邏輯器件的分類、可編程邏輯器件的分類 1 1)按集成度集成度劃分:)按集成度集成度劃分: 低集成度芯片低集成度芯片 高集成度芯片高集成度芯片2 2)按可編程邏輯器件劃分:)按可編程邏輯器件劃分: 乘積項結構器件乘積項結構器件 查找表結構器件查找表結構器件EDA 概述1 1、可編程邏輯器件的分類、可編程邏輯器件的分類 3 3)按編程工藝劃分:)按編程工藝劃分: 熔絲熔絲(Fuse)(Fuse)型器件型器件 反熔絲反熔絲(Anti
34、-fuse)(Anti-fuse)型器件型器件 EPROMEPROM型型 EEPROMEEPROM型型 SRAMSRAM型型 FlashFlash型型EDA 概述2 2、PROMPROM可編程原理可編程原理 EDA 概述圖圖1-2 PLD的互補緩沖器的互補緩沖器 圖圖1 1-3 PLD的互補輸入的互補輸入 圖圖1 1-4 PLD中與陣列表示中與陣列表示 EDA 概述圖圖1-5 PLD中或陣列的表示中或陣列的表示 圖圖1-6 陣列線連接表示陣列線連接表示 EDA 概述圖圖1-7 PROM表達的表達的PLD陣列圖陣列圖 與陣列(固定)或陣列(可編程)0A1A1A1A0A0A1F0FEDA 概述圖圖
35、1-8 用用PROM完成半加器邏輯陣列完成半加器邏輯陣列 與陣列(固定)或陣列(可編程)0A1A1A1A0A0A1F0FEDA 概述GAL16V83 3、 GALGAL GALGAL的的OLMCOLMC單元設有多種組態(tài),可配置成專用單元設有多種組態(tài),可配置成專用組合輸出、專用輸入、組合輸出雙向口、寄存器輸組合輸出、專用輸入、組合輸出雙向口、寄存器輸出、寄存器輸出雙向口等,為邏輯電路設計提供了出、寄存器輸出雙向口等,為邏輯電路設計提供了極大的靈活性。由于具有結構重構和輸出極大的靈活性。由于具有結構重構和輸出端的任何功能均可移到另一輸出引腳上的功能,在端的任何功能均可移到另一輸出引腳上的功能,在一
36、定程度上,簡化了電路板的布局布線,使系統的一定程度上,簡化了電路板的布局布線,使系統的可靠性進一步地提高??煽啃赃M一步地提高。GALGAL的出現是復雜的出現是復雜PLDPLD的里的里程碑。程碑。EDA 概述X康芯科技康芯科技1.9 CPLD1.9 CPLD的結構與工作原理的結構與工作原理 圖圖1-9 CPLDCPLD的基本結構的基本結構 EDA 概述MAX7128S的結構的結構 1邏輯陣列塊邏輯陣列塊(LAB) 1 1個邏輯陣列塊個邏輯陣列塊(LAB) 由由16個宏單個宏單元的陣列構成元的陣列構成EDA 概述2可編程連線陣列可編程連線陣列(PIA) PIA信號布線到信號布線到LAB的方式的方式
37、 EDA 概述X康芯科技康芯科技3I/O控制塊控制塊 EPM7128S器件的器件的I/O控制塊控制塊 EDA 概述1.101.10 FPGAFPGA的結構與工作原理的結構與工作原理 1、 查找表邏輯結構查找表邏輯結構 圖圖1 1-13 FPGA查找表單元查找表單元 查找表LUT輸入1輸入2輸入3輸入4輸出0000010100000101161RAM輸入A輸入B輸入C輸入D查找表輸出多路選擇器圖圖1 1-14 FPGA查找表單元內部結構查找表單元內部結構 EDA 概述X康芯科技康芯科技圖圖1 1-15 Cyclone LE結構圖結構圖 EDA 概述1.11 FPGA/CPLD1.11 FPGA/
38、CPLD產品概述產品概述 1、 Lattice公司公司CPLD器件系列器件系列 1. ispLSI器件系列器件系列 ispLSI1000E系列系列 ispLSI2000E/2000VL/200VE系列系列 ispLSI 8000/8000V系列系列 ispLSI5000V系列系列 2. ispMACH4000系列系列 3. Lattice EC & ECP系列系列 IspMACH 4000Z、ispMACH 4000V 、 ispMACH 4000Z EDA 概述2、 Xilinx公司的公司的FPGA和和CPLD器件系列器件系列 2. Spartan& Spartan-3 & Spartan
39、3E器件系列器件系列 5. Xilinx的的IP核核 1. Virtex-4系列系列FPGA Virtex-4 LX Virtex-4 SX Virtex-4 FX 3. XC9500 & XC9500XL系列系列CPLD 4. Xilinx FPGA配置器件配置器件SPROM EDA 概述3、 Altera公司公司FPGA和和CPLD器件系列器件系列 1. Stratix II 系列系列FPGA 5. MAX系列系列CPLD 3. ACEX系列系列FPGA 4. FLEX系列系列FPGA 2. Stratix系列系列FPGA 6. Cyclone系列系列FPGA低成本低成本FPGA 7. C
40、yclone II系列系列FPGA 8. MAX II系列器件系列器件 9. Altera宏功能塊及宏功能塊及IP核核 EDA 概述1.12 QuartusII 1.12 QuartusII 簡介簡介 圖圖1-19 Quartus II設計流程設計流程 EDA 概述1.13 IP1.13 IP核核 IP(Intellectual Property)IP(Intellectual Property)就是知識產權核或知識產就是知識產權核或知識產權模塊的意思,在權模塊的意思,在EDAEDA技術和開發(fā)中具有十分重要的地位。技術和開發(fā)中具有十分重要的地位。IP核核軟軟 IP固固 IP硬硬 IPEDA 概
41、述軟軟IP-IP-用用VHDLVHDL等硬件描述語言描述的功能塊,等硬件描述語言描述的功能塊,但是并不涉及用什么具體電路元件實現這些但是并不涉及用什么具體電路元件實現這些功能。功能。 固固IP-IP-完成了綜合的功能塊。完成了綜合的功能塊。 硬硬IP-IP-設計的最終階段產品:掩膜。設計的最終階段產品:掩膜。 IPIP核核EDA 概述(1)超大規(guī)模集成電路的集成度和工藝水平不斷提高,深亞)超大規(guī)模集成電路的集成度和工藝水平不斷提高,深亞微米(微米(Deep-Submicron)工藝,在一個芯片上完成系統級的)工藝,在一個芯片上完成系統級的集成已成為可能。集成已成為可能。(2)由于工藝線寬的不斷
42、減小,在半導體材料上的許多寄生)由于工藝線寬的不斷減小,在半導體材料上的許多寄生效應已經不能簡單地被忽略。這就對效應已經不能簡單地被忽略。這就對EDA工具提出了更高的要工具提出了更高的要求,同時也使得求,同時也使得IC生產線的投資更為巨大。這一變化使得可編生產線的投資更為巨大。這一變化使得可編程邏輯器件開始進入傳統的程邏輯器件開始進入傳統的ASIC市場。市場。(3)市場對電子產品提出了更高的要求,從而對系統的集成)市場對電子產品提出了更高的要求,從而對系統的集成度不斷提出更高的要求。同時,設計的速度也成了一個產品能度不斷提出更高的要求。同時,設計的速度也成了一個產品能否成功的關鍵因素,這促使否成功的關鍵因素,這促使EDA工具和工具和IP核應用更為廣泛。核應用更為廣泛。(4)高性能的)高性能的EDA工具得到長足的發(fā)展,其自動化和智能化工具得到長足的發(fā)展,其自動化和智能化程度不斷提高,為嵌入式系統設計提供了功能強大的開發(fā)環(huán)境。程度不斷提高,為嵌入式系統設計提供了功能強大的開發(fā)環(huán)境。(5)計算機硬件平臺性能大幅度提高,為復雜的)計算機硬件平臺性能大幅度提高,為復雜的SoC設計提設計提供了物理基礎。供了物理基礎。1.14 EDA1.14 EDA技術發(fā)展趨勢技術發(fā)展趨勢
- 溫馨提示:
1: 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
2: 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
3.本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
5. 裝配圖網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 《構建人類命運共同體》我們共同的世界(第2課時謀求互利共贏)-圖文課件
- 二輪常見金屬及其化合物課件
- 《生物進化的歷程》課件
- 神經免疫內分泌ppt課件
- 淺談教師崗位的人際關系ppt課件
- 基本單元電路設計(一)
- 食堂就餐禮儀課件
- 第1講課程學習方法與概述ppt課件
- 紅色簡約求職競聘職業(yè)規(guī)劃模板ppt課件
- 管理提升和人力資源咨詢項目薪酬激勵方案與績效管理方課件
- 《金融學概論》第四章利息與利率.ppt課件
- TWS耳機系列深度:AirPods產業(yè)鏈研究報告(2020.6)ppt課件
- 少先隊工作存在的問題ppt課件
- 基于戰(zhàn)略地圖的講義KPI績效指標分解ppt課件
- 房屋維護修繕管理課件