《精編2021國(guó)家開放大學(xué)電大本科《計(jì)算機(jī)組成原理》期末試題及答案（試卷號(hào)：1254）》由會(huì)員分享，可在線閱讀，更多相關(guān)《精編2021國(guó)家開放大學(xué)電大本科《計(jì)算機(jī)組成原理》期末試題及答案（試卷號(hào)：1254）（4頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、2021國(guó)家開放大學(xué)電大本科《計(jì)算機(jī)組成原理》期末試題及答案（試卷號(hào)：1254） 盜傳必究 一、選擇題（每小題3分，共36分） 1 .已知=（ A. 010100 B. 001011 C. 101011 D. 101100 2. 下列說法正確的是（）。 A. 采用雙符號(hào)位補(bǔ)碼進(jìn)行加減運(yùn)算可以避免溢出 B. 只有定點(diǎn)數(shù)運(yùn)算才有可能溢出，浮點(diǎn)數(shù)運(yùn)算不會(huì)產(chǎn)生溢出 C. 只有將兩個(gè)正數(shù)相加時(shí)才有可能產(chǎn)生溢出 D. 只有帶符號(hào)數(shù)的運(yùn)算才有可能產(chǎn)生溢出 3. 邏輯運(yùn)算中的“邏輯加”是指（）o A. 與運(yùn)算 B. 或運(yùn)算 C. 非運(yùn)算 D. 異或運(yùn)算 4. 運(yùn)算器由許多部

2、件組成,其核心部分是（）。 A. 多路開關(guān) B. 數(shù)據(jù)總線 C. 累加寄存器 D. 算邏運(yùn)算單元 5. 輸人輸出指令的功能是（）。 A. 進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算 B. 進(jìn)行主存與CPU之間的數(shù)據(jù)傳送 C. 進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送 D. 改變程序執(zhí)行的順序 6. 相對(duì)尋址方式中，若指令中地址碼為X,則操作數(shù)地址為（）0 A. X B. (PC)+X C. 基地址+x D. 變址寄存器內(nèi)容+X 7. 在控制器中，部件（）用于接收并保存從內(nèi)存讀出的指令內(nèi)容，在執(zhí)行木條指令的過程中提供 本條指令的主要信息。 A. 指令指針I(yè)P B. 地址寄存器AR C

3、. 指令寄存器IR D. 程序計(jì)數(shù)器PC 8. 指令流水線需要處理好（）3個(gè)方面問題。 A. 結(jié)構(gòu)相關(guān)、數(shù)據(jù)相關(guān)、控制相關(guān) B. 結(jié)構(gòu)相關(guān)、數(shù)據(jù)相關(guān)、邏輯相關(guān) C. 結(jié)構(gòu)相關(guān)、邏輯相關(guān)、控制相關(guān) D. 邏輯相關(guān)、數(shù)據(jù)相關(guān)、控制相關(guān) 9. RAM芯片串聯(lián)的目的是__,并聯(lián)的目的是一 。（） A. 增加存儲(chǔ)器字長(zhǎng)，提高存儲(chǔ)器速度 B. 增加存儲(chǔ)單元數(shù)量，增加存儲(chǔ)器字長(zhǎng) C. 提高存儲(chǔ)器速度，增加存儲(chǔ)單元數(shù)量 D. 降低存儲(chǔ)器的平均價(jià)格，增加存儲(chǔ)器字長(zhǎng) 10. 程序的執(zhí)行過程中，Cache與主存的地址映像是由（ ）。 A. 操作系統(tǒng)來管理的 B. 程序員調(diào)度的 C.

4、由軟件自動(dòng)完成的 D. 由硬件自動(dòng)完成的 11. 在統(tǒng)一編址方式下，存儲(chǔ)單元和I/O設(shè)備是靠指令中的（）來區(qū)分的。 A. 不同的地址 B. 不同的數(shù)據(jù) C. 不同的數(shù)據(jù)和地址 D. 上述都不對(duì) 12. 中斷允許觸發(fā)器用來（）o A. 表示外設(shè)是否提出了中斷請(qǐng)求 B. CPU是否響應(yīng)了中斷請(qǐng)求 C. CPU是否正在進(jìn)行中斷處理 D. 開放或關(guān)閉可屏蔽硬中斷 二、 判斷題（將判斷結(jié)果填在括孤內(nèi)，正確打J號(hào)，錯(cuò)誤打X號(hào)。每小 題3分，共15分） 13. 長(zhǎng)度相同但格式不同的2種浮點(diǎn)數(shù)，前者階碼長(zhǎng)、尾數(shù)短，后者階碼短、尾數(shù)長(zhǎng)，其他規(guī)定均相 同，則前者可表示的數(shù)的范圍大但精度低

5、。（V ） 14. 運(yùn)算器內(nèi)部寄存器的個(gè)數(shù)與系統(tǒng)運(yùn)行的速度無關(guān)。（X ） 15. 硬連線控制器中，每條指令不同的執(zhí)行步驟是通過控制信號(hào)形成部件的不同編碼狀態(tài)來區(qū)分的。 （X ） 16. CPU訪問存儲(chǔ)器的時(shí)間是由存儲(chǔ)器的容量決定的，存儲(chǔ)器容量越大，訪問存儲(chǔ)器所需的時(shí)間越長(zhǎng)。 （X ） 17. 同步通信方式下，所有設(shè)備都從同一個(gè)時(shí)鐘信號(hào)中獲得定時(shí)信息。（V ） 三、 簡(jiǎn)答題（共29分） 18. 什么是指令字長(zhǎng)、存儲(chǔ)字長(zhǎng)和機(jī)器字長(zhǎng)？ （7分） 答：（1）指令字長(zhǎng)是機(jī)器指令包含的二進(jìn)制代碼的位數(shù)； （2） 存儲(chǔ)字長(zhǎng)是存儲(chǔ)單元中二進(jìn)制數(shù)的位數(shù)； （3） 機(jī)器字長(zhǎng)是運(yùn)算器一次運(yùn)算的

6、二進(jìn)制數(shù)的位數(shù)。 19. 筒述微程序控制器的優(yōu)缺點(diǎn)。（7分） 答：優(yōu)點(diǎn)：設(shè)計(jì)與實(shí)現(xiàn)簡(jiǎn)單，易用于實(shí)現(xiàn)系列計(jì)算機(jī)產(chǎn)品的控制器，理論上可實(shí)現(xiàn)動(dòng)態(tài)微程序設(shè)計(jì)； 缺點(diǎn)：運(yùn)行速度相對(duì)硬連線控制器要慢一些。 20. 比較動(dòng)態(tài)存儲(chǔ)器DRAM和靜態(tài)存儲(chǔ)器SRAM的異同點(diǎn)。（8分） 答：相同點(diǎn)：動(dòng)態(tài)存儲(chǔ)器DRAM與靜態(tài)存儲(chǔ)器SRAM都是存放二進(jìn)制數(shù)據(jù)的物理器件，讀寫方法大致相 同，斷電后數(shù)據(jù)丟失； 不同點(diǎn)：動(dòng)態(tài)存儲(chǔ)器DRAM的成木低，存取速度較慢，需要定期刷新，一般用于大容量存儲(chǔ)器；靜態(tài) 存儲(chǔ)器SRAM的成本較高，存取速度較快，一般用于小容量存儲(chǔ)器。 21. 什么是數(shù)據(jù)傳送控制中的異步通信方式？ （

7、7分） 答:數(shù)據(jù)傳送時(shí)雙方使用各自的時(shí)鐘信號(hào)的通信方式稱為異步通信方式。異步通信的雙方采用“應(yīng)答 方式”（又稱握手方式）解決數(shù)據(jù)傳輸過程中的時(shí)間配合關(guān)系,而不是使用同-一個(gè)時(shí)鐘信號(hào)進(jìn)行同步。為 此,CPU必須再提供一個(gè)時(shí)鐘信號(hào)，通知接收設(shè)備接受e發(fā)送過去的數(shù)據(jù)。接收設(shè)備還將用這一時(shí)鐘信號(hào)作 為自己接收數(shù)據(jù)時(shí)的選通信號(hào)。 四、 計(jì)算題（每小題10分，共20分） 22. 將十進(jìn)制數(shù)-0. 276和47化成二進(jìn)制數(shù)，再寫出各自的原碼、反碼、補(bǔ)碼表示（符號(hào)位和數(shù)值位共 8位)。 答： (■0.276 上。(-0,0100011 ), ( 47 )曜=(0101111 )t JRW I 0100011 0 101UI 反瑪 1 loinoo o toiin 補(bǔ)碼 I lomoi o loim 23. 寫出X= 10111001, Y= -00101011的原碼和補(bǔ)碼表示,并用補(bǔ)碼計(jì)算[X- Y]補(bǔ). 答： [X] .=o 10111001.[XJm^O lOlllOO! [Y] . 0 OOIOIOlhCYJi, -1 11010101，C-Y]h -0 00101011 [X-Y]*=o 11100100