《基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計 通信技術(shù)專業(yè)》由會員分享，可在線閱讀，更多相關(guān)《基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計 通信技術(shù)專業(yè)（61頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計 摘 要 伴隨當(dāng)下集成電路體系的迅猛發(fā)展， 鎖相環(huán)當(dāng)下發(fā)展為設(shè)計集成電路的主要構(gòu)成 ，基于此研究其具備顯著的現(xiàn)實層面的含義。針對傳統(tǒng)類型的鎖相環(huán)而言，其普遍為數(shù)?；旌想娐?，工藝層面其同系統(tǒng)芯片之下的數(shù)字電路具備兼容層面的問題，基于此構(gòu)建同數(shù)字電路比較兼容的全數(shù)字鎖相環(huán)（ADPLL）具備一定的價值。構(gòu)建ADPLL 可應(yīng)用設(shè)計數(shù)字電路之中的流程，也就是首先編撰了硬件描述語言，此后綜合邏輯，基于此對ADPLL具備極強(qiáng)的可進(jìn)行移植的屬性。 該文章在對鎖相環(huán)基本原理描述過程中，歸納論述了全數(shù)字鎖相環(huán)下的相關(guān)優(yōu)勢，可以了解到對全數(shù)字鎖相環(huán)而言 ，其具備很

2、多的優(yōu)點(diǎn)，出于具備數(shù)字的屬性，可以很快的對ADPLL進(jìn)行捕獲，基于此對ADPLL而言，特別需要進(jìn)行分析和研究。 按照分析全數(shù)字鎖相環(huán)，實現(xiàn)了其主子模塊的構(gòu)建和確定，設(shè)定了諸多的子模塊，即鑒相器子模塊、K變?？赡嬗嫈?shù)器子模塊、脈沖加減器子模塊和分頻器子模塊，以及設(shè)定關(guān)鍵參數(shù)的程序，融合該設(shè)計下的仿真波形細(xì)致的論述了數(shù)字鎖相環(huán)的工作環(huán)節(jié)。最終出于QuartusII仿真平臺針對鎖相環(huán)其在FPGA 中落實波形仿真，其證明構(gòu)建的鎖相環(huán)，具備優(yōu)良的性能，可更好的契合預(yù)期成效。 關(guān)鍵詞：FPGA；鎖相環(huán)； 子模塊；QuartusII；波形仿真

3、 ABSTRACT With the rapid development of the current integrated circuit system, the phase-locked loop has now evolved into the main component of the design of integrated circuits. Based on this research, it has a significant realistic level. For the traditional type of phase-locked loop, it is g

4、enerally a digital-analog hybrid circuit. At the process level, it has the compatibility level problem with the digital circuit under the system chip. Based on this, an all-digital phase-locked loop compatible with the digital circuit is constructed. ADPLL) has a certain value. The construction of t

5、he ADPLL can be applied to the flow of designing digital circuits, that is, the hardware description language is first compiled, and then the integrated logic is based on the extremely portable nature of the ADPLL. In the process of describing the basic principle of the phase-locked loop, this pape

6、r summarizes the related advantages under the all-digital phase-locked loop. It can be understood that for the all-digital phase-locked loop, it has many advantages, for the attribute with numbers. The ADPLL can be captured very quickly, based on which analysis and research is particularly needed fo

7、r the ADPLL. According to the analysis of the all-digital phase-locked loop, the construction and determination of its main sub-module is realized, and many sub-modules are set, namely the phase detector sub-module, the K-module reversible counter sub-module, the pulse adder-subtracter sub-module a

8、nd the frequency division. The sub-module, as well as the program for setting key parameters, combines the simulation waveforms of the design to discuss the working phase of the digital phase-locked loop. Finally, the Quartus II simulation platform implements waveform simulation in the FPGA for the

9、phase-locked loop, which proves that the constructed phase-locked loop has excellent performance and can better meet the expected results. Key words: FPGA; phase-locked loop; sub-module; Quartus II; waveform simulation III 目 錄 摘要 I Abstract II 第1章 引言 1 1.1 選題的目的意義 1 1.2 國內(nèi)外研究現(xiàn)狀 4

10、 1.3 題目主要設(shè)計內(nèi)容以及章節(jié)安排 6 第2章 鎖相環(huán)電路 7 2.1鎖相環(huán)的基本工作原理 7 2.1.1 組成框圖 7 2.1.2工作原理 8 2.2鎖相環(huán)的狀態(tài)分析 9 2.2.1環(huán)路的鎖定 9 2.2.2環(huán)路的捕獲狀態(tài) 9 2.2.3環(huán)路的跟蹤 10 2.3本章小結(jié) 10 第3章 數(shù)字鎖相環(huán)的設(shè)計 11 3.1數(shù)字鎖相環(huán)的設(shè)計方案 11 3.2 數(shù)字鑒相器的設(shè)計 12 3.3 K變?？赡嬗嫈?shù)器的設(shè)計 14 3.4 ID計數(shù)器的設(shè)計 17 3.5N分頻器的設(shè)計 20 3.6 本章小結(jié) 23 第4章 系統(tǒng)設(shè)計 24 4.1 編譯 24 4.2 仿

11、真 27 4.3 數(shù)字鎖相環(huán)系統(tǒng)電路圖 29 4.4 本章小結(jié) 32 結(jié)束語 33 參考文獻(xiàn) 34 致謝 36 附錄 37 第1章 引 言 1.1 選題的目的意義 現(xiàn)在社會，下班看電視或在車?yán)锫犑找魴C(jī)已經(jīng)是日常休閑項目，讓我們體會著鎖相環(huán)( PLL-Phase-Locked Loop)對人們的日常生活帶來的便利。鎖相環(huán)可以讓我們清楚的看到?jīng)]個頻道播放的內(nèi)容，隨意地變換頻道,還可以讓我們在自駕旅途中聽到清晰悅耳的廣播。不僅僅在日常生活中有廣泛應(yīng)用，而且還在高科技層面，鎖相環(huán)具備顯著的功效，例如，其可以提取隱藏在噪音之中的游泳信號，進(jìn)而確

12、保位于有地面之中的接收設(shè)備可獨(dú)具宇宙飛船、衛(wèi)星等反饋的信息進(jìn)行接收。當(dāng)下，鎖相環(huán)被當(dāng)作雷達(dá)、通信、電子儀器、導(dǎo)航等設(shè)備下必要的存在，對鎖相技術(shù)而言，其當(dāng)下發(fā)展為所有電子信息技術(shù)的工作成員需要了解的知識。鎖相環(huán)可以獲得大量的使用，主要是由于 其具備窄帶跟蹤性能,可落實調(diào)解調(diào)制 、合成頻率、測距測速、同步提取、變換微量頻率等。對窄帶跟蹤性能而言，其具備2個層面的含義：第一為輸入信號層面的跟蹤性；其二為輸入噪聲窄帶濾波性能。對環(huán)路而言，豈可 實現(xiàn)輸入信號載頻的跟蹤，其不但對輸入信號載頻跟蹤，還對由于基帶 信號調(diào)相（或調(diào)頻）導(dǎo)致的相位、頻率產(chǎn)生的改變。首個為調(diào)制跟蹤性，其后為載波跟蹤性。對載波跟蹤過程

13、中不具備穩(wěn)態(tài)頻差，在具備高穩(wěn)定晶體振蕩輸入信號的情況下，通過鎖相環(huán)可形成同晶振擁有一樣穩(wěn)定屬性的頻率各不相同的信號，其為合成頻率。環(huán)內(nèi)實現(xiàn)基帶信號注入過程中，可實現(xiàn)調(diào)角信號的形成，該信號層面的載頻穩(wěn)定度同輸入晶振信號具備相同的穩(wěn)定性，且對載頻信號改變，在輸入信號是已經(jīng)進(jìn)行調(diào)信號環(huán)節(jié)下，通過鎖相環(huán)對相干載波進(jìn)行提純，落實相干解調(diào),可應(yīng)用鎖相環(huán)直接的對基帶信號進(jìn)行解調(diào)。出于環(huán)路擁有窄帶濾波特性,針對鎖相鑒頻器而言，可實現(xiàn)解調(diào)門限的拓寬。并且出于鎖相環(huán)擁有窄帶跟蹤性，可實現(xiàn)測速測距、同步信號質(zhì)量均具備較高的精準(zhǔn)度。 鎖相的概念大約是在1830年提出的，并且迅速地在電子信息工程等領(lǐng)域有了極大的發(fā)展。

14、在全數(shù)字鎖相環(huán)之中，針對輸出信號而言，對其落實改變相位，并非是進(jìn)行模擬。出于針對環(huán)路部件而言，所有的都是使用數(shù)字電路落實 ，基于此將其叫做全數(shù)字鎖相環(huán)。在傳統(tǒng)類型的鎖相環(huán)下，具備鑒相屬性的飽和晶體管部件、零點(diǎn)漂移初始校準(zhǔn)等相關(guān)問題，設(shè)計環(huán)節(jié)，需要諸多外部層面的使用，導(dǎo)致系統(tǒng)不具備平穩(wěn)的參數(shù)，而且芯片實現(xiàn)寄生電容的提高，擴(kuò)充了中心頻率的變化范疇。針對電路而言，其為對電路進(jìn)行模擬，具備電阻、電容 ，對于該類型的無源器件而言，其需要首先進(jìn)行設(shè)計，耗費(fèi)了面積，具備很差的可移植屬性，但是針對全數(shù)字鎖相環(huán)而言，根本就沒有上面的問題。對比傳統(tǒng)類型的鎖相環(huán)而言，其產(chǎn)生錯誤的概率比較低，主要是出于該類型的鎖相環(huán)

15、只可具備截止、導(dǎo)通的狀態(tài)。針對該類型的鎖相環(huán)而言，其具備全數(shù)字類型的電路，不具備無源器件，對比起面積要更加的小，基于此擁有優(yōu)良的可移植的屬性。上面的分析均證明該類型的發(fā)展為必然的結(jié)果，其也是落實該設(shè)計的主要目標(biāo)[1] 。 下面主要總結(jié)出四點(diǎn)FPGA的優(yōu)點(diǎn)： 性能—利用硬件并行的優(yōu)勢。對于FPGA而言，其突破了順序落實的方式，在每周期之中可實現(xiàn)更多任務(wù)的落實，其運(yùn)算技能比數(shù)字信號處理器（DSP）更好。硬件方面輸出、輸入（I/ O）主要是為了契合應(yīng)用層面的需要構(gòu)建了更加專業(yè)化、更快響應(yīng)的功效。 上市時間——雖然對上市制約的因素比較多，對FPGA技術(shù)而言，其擁有快速原型、靈活性較高的技能 。對

16、用戶而言，其可對某概念、想法進(jìn)行測試，且在 硬件下予以驗證。不需要對自定制ASIC設(shè)計的時間進(jìn)行等待。其用戶可在很短時間內(nèi)落實FPGA修改和迭代設(shè)計，為實現(xiàn)時間的節(jié)約 。商用現(xiàn)成（COTS）硬件可構(gòu)建直接到達(dá)用戶可進(jìn)行編程的FPGA芯片下，其I/O具備不同的種類。針對較高等級軟件而言，由于其的普及 ，實現(xiàn)了抽象層、曲線學(xué)習(xí)的降低，且構(gòu)建有用的IP核（預(yù)置功能）處理信號、落實高端控制[3]。 成本—針對自定制ASIC設(shè)計而言，其在非經(jīng)常性工程（NRE）之中的經(jīng)費(fèi)比通過FPGA硬件模式形成的經(jīng)費(fèi)比較多。針對ASIC設(shè)計而言，其歷經(jīng)諸多層面的投資證明對原始設(shè)備制造商而言，其每年均需要實現(xiàn)數(shù)千芯片運(yùn)

17、輸，但用戶諸多需求的為自定義層面的硬件功效，進(jìn)而落實了開發(fā)系統(tǒng)?？删幊绦酒砹擞脩艨墒s了組裝、制造層面的時間和成本。系統(tǒng)需求持續(xù)產(chǎn)生改變，但對FPGA設(shè)計形成的費(fèi)用進(jìn)行改變，對比ASCI而言，特別的不值得一提[4]。 穩(wěn)定性—軟件構(gòu)建了環(huán)境優(yōu)良的變成體系，針對FPGA電路而言其為落實編程“硬”執(zhí)行的環(huán)節(jié)。出于處理器的系統(tǒng)通常涵蓋了諸多抽象層，可在諸多進(jìn)程下落實資源的 共享，任務(wù)的規(guī)劃。驅(qū)動層控制著硬件資源。針對任何處理器內(nèi)核，其每次只可以對1任務(wù)指令進(jìn)行執(zhí)行，并且對系統(tǒng)而言，其可能遭受取占風(fēng)險的可能。但是針對FPGA而言，其根本就不需要對操作系統(tǒng) 進(jìn)行使用，實現(xiàn)穩(wěn)定性層面產(chǎn)生問題概率的降

18、低。 另一層面而言，對鎖相環(huán)路而言，其具備自我優(yōu)勢。具備下面4個層面的優(yōu)勢：第一，具備優(yōu)良的載波跟蹤的屬性 ；第二為具備優(yōu)良的門限屬性；第三為具備優(yōu)良的窄帶濾波特性；第四為便于集成化。 1、 跟蹤特性。鎖相環(huán)層面的輸出伴隨輸入相位、頻率的改變進(jìn)行改變，進(jìn)而落實輸出信號跟蹤輸入信號。在穩(wěn)定環(huán)路后，輸出、輸出信號的差距被 控制在某范疇之中。針對載波跟蹤特性而言，其在接收微弱信號、通信、空間技術(shù)層面具備大量的使用[5]。 2、 窄帶濾波特性。出于信號頻率周邊具備低頻干擾噪聲進(jìn)入環(huán)路，在VCO輸出頻率維持在輸入?yún)⒖碱l率之上的情況下，諸多的干擾噪聲遭受環(huán)路濾波器低通特性層面的抑制，導(dǎo)致降低了干擾壓

19、控振蕩器(VCO)?；诖酸槍︽i相環(huán)而言，其在抑制噪聲干擾中，其功效為窄帶高頻帶濾波器，其窄帶濾波特性比較優(yōu)良 ，其具備狹窄的通帶，對中心頻率而言，其維持在幾百兆赫茲之中 ，針對帶寬維持在幾赫茲。并且作為優(yōu)良性能的跟蹤濾波器，針對PLL而言，其可對環(huán)路濾波器參數(shù)、鎖相環(huán)環(huán)路額增益進(jìn)行改變，實現(xiàn)帶寬的改變，進(jìn)而實現(xiàn)擁有較低信噪比、具移大有載頻漂的空間信號[6]。 3、 良好的門限特性。調(diào)頻通信下，鎖相環(huán)當(dāng)作鑒相器，具備門限功效。對比傳統(tǒng)類型的非線性器件，針對鎖相環(huán)而言，其門限終點(diǎn)為環(huán)路信噪比進(jìn)行決定的。且其具備控制反饋的功效，環(huán)路位于跟蹤調(diào)制環(huán)節(jié)，導(dǎo)致箱底了相位誤差，進(jìn)而運(yùn)用環(huán)路功效，降低了鑒

20、相器非線性層面的影響，實現(xiàn)了門限特征的有效改善。將環(huán)路當(dāng)作FM解調(diào)器過程中，對比普通類型的鑒相器，其具備5dB的門限改善。 4、 易于集成化。鎖相環(huán)是相位反饋控制體系，對電路而言，無需應(yīng)用電感線圈可落實在頻率中輸出信號針對輸入信號的自動追蹤。出于該層面的屬性，針對 鎖相環(huán)而言，其具備集成化、數(shù)字化的優(yōu)勢。出于其具備上面的優(yōu)勢，導(dǎo)致該技術(shù)被大量的使用在數(shù)字通信、模擬、無線電等層面之中[7]。在偵查電子 、通信、廣播、雷達(dá)、電視、導(dǎo)航、干擾、抗干擾等諸多層面。而且其在海洋學(xué)、生理學(xué)、氣象學(xué)等也獲得了使用。 自從提出了自鎖相環(huán)，其在很多層面獲得了大量的使用，針對人生活、生產(chǎn)形成了很大的影響。電力

21、體系層面，在處理、分析電信號過程中，為實現(xiàn)出于柵欄效應(yīng)、泄漏頻譜導(dǎo)致的測量誤差的解決，大量的應(yīng)用了鎖相環(huán)產(chǎn)生了同步采樣電路，在本質(zhì)上對泄露頻譜導(dǎo)致的誤差測量進(jìn)行了解決。在當(dāng)下的電子體系下，對鎖相環(huán)而言，其為必備的器件[8]。對鎖相環(huán)而言，應(yīng)用其很大的對我們生活、生產(chǎn)形成了改善。在當(dāng)下諸多工程體系下，構(gòu)建的鎖相環(huán)，必然需要對其頻率范疇進(jìn)行了解，按照其范疇對數(shù)控振蕩器中心頻率進(jìn)行確定。出于具備固定的中心頻率，針對該種類別的鎖相環(huán)而言，不能落實自適應(yīng)調(diào)整環(huán)路帶寬。基于此，倘若在輸入信號具備很大的頻率改變的基礎(chǔ)下，環(huán)路無法伴隨外面輸入信號的更改產(chǎn)生更改，該時期不具備穩(wěn)定的環(huán)路，還有可能具備失鎖。并且，

22、針對環(huán)路而言，其對噪聲的抗干擾技能、鎖定時間具備矛盾，在進(jìn)行很短時間的鎖定情況下，針對環(huán)路而言，其具備比較低的抗干擾性，與此對應(yīng)的，在具備有瀝青的抗干擾屬性的情況下，環(huán)路需要很長時間的鎖定[9]。與此同時，在鎖相環(huán)位于鎖定情況下，在輸入信號具備很小改變的基礎(chǔ)下，會在很短的時間內(nèi)跟蹤，但倘若輸入信號產(chǎn)生了階躍式的改變，環(huán)路會重新落水捕捉、鎖定的全部環(huán)節(jié)，該環(huán)節(jié)通常歷經(jīng)諸多周期方可被重新進(jìn)行鎖定，基于此提高了鎖定環(huán)路的時間，對其工作質(zhì)量具備一定的影響?；诖耍凑沾饲吧呔奇i相環(huán)的問題，對全數(shù)字鎖相環(huán)原理進(jìn)行研究，實現(xiàn)全數(shù)字鎖相環(huán)工作性能的持續(xù)提升，構(gòu)建具備較強(qiáng)抗干擾技能、較寬相速、較快鎖相速度、較

23、強(qiáng)通用性、同步性的全數(shù)字鎖相環(huán)而言，具備特別重大的意義和功效[10]。 1.2國內(nèi)外研究現(xiàn)狀 鎖相環(huán)的概念早在18世紀(jì)就提出來了，1932年法國工程師在對零拍接收機(jī)研究時，又對接受無線電信號進(jìn)行了描述。1943年,出于成功的使用了鎖相技術(shù)，對出于噪聲導(dǎo)致畫面抖動的情況進(jìn)行了有效的控制，確保群體在熒幕下觀看到穩(wěn)定、清晰的畫面。此后，鎖相環(huán)技術(shù)獲得了迅猛的發(fā)展、大量的關(guān)注，且群體應(yīng)用鎖相環(huán)落實電視同步接收機(jī)下的彩色符載波信號[11]。 發(fā)展到1950年,針對鎖相技術(shù)而言，其需求獲得了迅猛的發(fā)展。在最開始構(gòu)建的人造地球衛(wèi)星之中，出于無線電發(fā)射機(jī)具備很遠(yuǎn)的接收距離、較低的發(fā)射功率，導(dǎo)致很難

24、對信號進(jìn)行接收，且出于發(fā)射機(jī)振蕩器自身層面的多普勒頻移屬性、頻率漂移,導(dǎo)致其獲得信號具備很低的準(zhǔn)確率[12]。倘若使用普通類型的固定中心頻率濾波器,需要接收濾波器中心頻率可對輸入信號的改變進(jìn)行記錄，并且還需要具備狹窄的接收濾波器通帶，主要是為了更好的步入到通帶范疇之中。針對鎖相環(huán)路而言，其不但具備窄帶濾波的功效，還需要對輸入信號改變頻率的情況進(jìn)行跟蹤，并且提純隱藏在噪音之中的有用信號；其后，鎖定之后的信息不會在具備頻差，可應(yīng)用其針對多普勒頻移數(shù)量鎖相技術(shù)進(jìn)行確定，在航空技術(shù)的快速發(fā)展中，其理論、應(yīng)用也獲得長足的發(fā)展。 1960年，維特比(Viterbi)辦法了相干通信原理書籍，針對無噪聲層面

25、的鎖相環(huán)非線性理論問題進(jìn)行了分析和研究。自1970年，查理思、里而斯(Lindscy)對其落實了非線性層面的研究，其理論研究均是運(yùn)用諸多實驗獲得了結(jié)果。當(dāng)下國際層面的科研成員持續(xù)落實分析鎖相技術(shù)的應(yīng)用、理論[13]。 鎖相環(huán)的首次廣泛應(yīng)用是在電視TV中,用發(fā)射的同頻脈沖同步水平和垂直偏轉(zhuǎn)振蕩器。從此以后,很多做不到的功能都可以通過鎖相環(huán)技術(shù)實現(xiàn),鎖相環(huán)在電子學(xué)和通信領(lǐng)域中的應(yīng)用越來越廣泛。在通信領(lǐng)域,鎖相環(huán)的應(yīng)用包含測試設(shè)備、頻率合成器、數(shù)據(jù)調(diào)制一解調(diào)器、時鐘正反饋、調(diào)頻/調(diào)幅解調(diào)器以及要求高抗擾度和窄帶寬的很多其他應(yīng)用等;不僅在通信領(lǐng)域發(fā)動機(jī)速有著廣泛應(yīng)用，還在控制系統(tǒng)、跟蹤電壓表及頻譜分

26、析器,微處理器中的時鐘生成等領(lǐng)域也涉及到。這些應(yīng)用中需要的的技術(shù)和系統(tǒng)是很復(fù)雜難懂的,要求采用先進(jìn)的科學(xué)技術(shù)和高科技的知識?，F(xiàn)在,大多數(shù)鎖相環(huán)應(yīng)用已經(jīng)達(dá)到微波頻率,并且還應(yīng)用了移相器、信號分裂器、調(diào)制解調(diào)電路,其中雖然應(yīng)用于微波頻率的鎖相環(huán)系統(tǒng)需要用分立元件組成,但是在頻移鍵控(FSK)、調(diào)頻及調(diào)幅解調(diào)等其他通信系統(tǒng)中,使用的頻率一般低于100MHz,低成本、高性能的鎖相環(huán)集成電路大有用武之地[14]。無論工業(yè)還是日常生活中,鎖相環(huán)電路的應(yīng)用都經(jīng)常見到。例如頻率合成器是鎖相環(huán)的一種常用方式,在調(diào)頻收音機(jī)、電視接收機(jī)和軍事通信設(shè)備中發(fā)揮著重要的作用。 上個世紀(jì)年代產(chǎn)生了國際層面的首個鎖相環(huán)集成

27、電路芯片,鑒相器應(yīng)用的為四象限正交模擬乘法器,針對環(huán)路濾波器而言，其應(yīng)用的為無源、有源層面的RC濾波器進(jìn)行落實，應(yīng)用長時期使用到的壓控振蕩器對鎖相環(huán)輸出信號進(jìn)行輸出。伴隨電子信息技術(shù)的迅猛發(fā)展，實現(xiàn)了鎖相環(huán)芯片系統(tǒng)產(chǎn)生數(shù)量、集成電路密度的提升，針對該類型的電路而言，其具備繁雜的工藝，涉及諸多的工藝品種[15]。諸多方式均可以實現(xiàn)其制造工藝，例如BICMOS、雙極(Bipolar)、CMOS、GaAs等。針對CMOS器件而言，其在雙極器件中不具備較快的速度。針對GaAs工藝下通常被使用在高性能、高頻情況下，但具備很高的代價[10]。僅管針對CMOS而言，其具備較低的功耗，不具備較快的速度，輕易的

28、可以落實、具備較低的成本等優(yōu)勢，基于此針對CMOS電路而言，其主要被應(yīng)用在較大規(guī)模層面的染成電路下，具備廣泛的使用。當(dāng)下國外使用了LOCMOS、I2L工藝,應(yīng)用其構(gòu)建規(guī)模比較大的集成類型的VHF/UHF頻率合成器(具備1GHz的工作頻率)。 鎖相環(huán)的種類多種多樣,可按照不同標(biāo)準(zhǔn)進(jìn)行分類。按照用途可以將其劃分為專用、通用兩種類型，通用類型的鎖相環(huán)又被劃分為部分多功能設(shè)計、多功能設(shè)計，進(jìn)而契合不同用途之中的需求。例如壓控振蕩器、鑒相器、模擬乘法器、波形發(fā)生器、頻率合成器;諸多集成部件普遍在內(nèi)部運(yùn)用單片鎖相環(huán)實現(xiàn)聯(lián)系各個層面，其可實現(xiàn)諸多功效的落實，其為部分層面的多功能設(shè)計[16]。伴隨電子通信的

29、迅猛發(fā)展，成本、帶寬、數(shù)據(jù)傳輸速度、功耗等均發(fā)展為集成電路特別重要的標(biāo)準(zhǔn)?；诖?，較高頻率、集成度以及低功耗、全數(shù)字化當(dāng)下已經(jīng)發(fā)展為鎖相環(huán)集成電路的主要發(fā)展方向，當(dāng)下市場之中的鎖相環(huán)集成電路具備特別多樣的系列,例如CD4046、XR-200、560等均為具備典型性的集成電路。2003年6月美國頒布的LMX243x系列PLLatinum鎖相環(huán)芯片,其具備3GHZ之上的操作頻率,可被應(yīng)用在室內(nèi)5.8GHz無繩電話、移動電話、無限局域網(wǎng)、基站等層面[17]。 對鎖相環(huán)集成電路而言，其可以按照器件種類予以劃分，涵蓋了MOs鎖相環(huán)、雙極鎖相環(huán);按照功能劃分為數(shù)字、模擬層面的鎖相環(huán)。前一種分類很容易,后

30、一種分類則有些麻煩。出于在鎖相環(huán)集成電路下，不但具備對數(shù)字信號進(jìn)行處置的模塊，并且還具備針對模擬信號進(jìn)行處置的模塊，其在本質(zhì)上而言，為半數(shù)字、半模擬類型的混合器件。例如,有些數(shù)字鎖相環(huán)雖然有數(shù)字相位比較器,但它的壓控振蕩器受模擬信號(即低通濾波器產(chǎn)生的平均輸出電壓)的控制。唯有全數(shù)字鎖相環(huán)下并不涵蓋了無源元件，例如電容、電阻，其所有的均為數(shù)字功能模塊進(jìn)行構(gòu)建的[18]。目前雙極鎖相環(huán)有好幾種,如NE/SE500系列,由于它的速度快,驅(qū)動能力強(qiáng),而且上市時間早,多數(shù)都是很流行的器件。在CMOS4000系列中,鎖相環(huán)集成電路只有一種,就是RCA的CD4046B微功耗鎖相環(huán)和MOTOROLA的MC1

31、4046B鎖相環(huán),兩個品種的性能和管腳是相容的,可互換使用[14]。54/74HC高速CMOS數(shù)字集成電路下，具備3種的鎖相環(huán)集成電路,其為鎖相環(huán)HC/HCT7046A，其擁有鎖定檢測器；VCO鎖相環(huán)HC/HCT4046A;全數(shù)字鎖相環(huán)HC/HCT297。目前第三代CMOS集成電路系列中尚未見開發(fā)了鎖相環(huán)集成電路的報導(dǎo),但是這種集成電路的工藝已經(jīng)成熟,加上市場的需要,研發(fā)出鎖相環(huán)集成電路也是指日可待的事[19]。 1.3 主要設(shè)計內(nèi)容及章節(jié)安排 本設(shè)計主要內(nèi)容為基于FPGA或CPLD進(jìn)行設(shè)計，應(yīng)用硬件描述語言VHDL或Verilog HDL編程并在EDA開發(fā)平臺上進(jìn)行時序或功能仿真。使

32、其實現(xiàn)全數(shù)字鎖相環(huán)的功能。 第1章 引言，本章對設(shè)計的目的意義及所具有的應(yīng)用價值進(jìn)行了介紹，以便了解與本設(shè)計相關(guān)技術(shù)的發(fā)展?fàn)顩r。 第2章 分析鎖相環(huán)，該章節(jié)重點(diǎn)論述了其功能，論述了其3種狀態(tài)。 第3章 系統(tǒng)設(shè)計與實現(xiàn)，分別對四個模塊鑒相器、數(shù)字環(huán)路濾波器、數(shù)字控制振蕩器進(jìn)行設(shè)計，然后在Quartus軟件環(huán)境下進(jìn)行編譯仿真。 第4章 系統(tǒng)調(diào)試，本章介紹了仿真的方法，然后對系統(tǒng)功能進(jìn)行了測試。 第2章 鎖相環(huán)電路 2.1鎖相環(huán)的基本工作原理 在設(shè)計數(shù)字鎖相環(huán)之中，其應(yīng)用的為模塊化方式，對數(shù)字鎖相環(huán)基礎(chǔ)類

33、型的電路結(jié)構(gòu)予以研究和分析，對比此前設(shè)計的模擬鎖相環(huán)，其為全部的數(shù)字體系，其表示該體系只具備邏輯器件，且在該體系中的所有信號均為數(shù)字類型的?；诖薃DPLL之中的全部信號均為比特、二進(jìn)制類型的信號，其同經(jīng)典類型的DPLL具備相同的情況，但針對該信號而言，其為“字”（word）信號，例如，在并行輸出計數(shù)器、數(shù)據(jù)寄存器下器件實現(xiàn)信號（數(shù)字編碼）的輸出[20]。 2.2.1組成框圖 為落實全數(shù)字鎖相環(huán)，針對系統(tǒng)下的全部功能模塊均需要使用純數(shù)字層面的電路。針對ADPLL 類型的純數(shù)字模塊而言，特別多，且不同模塊具備諸多選擇。其中會主要論述應(yīng)用的數(shù)字木塊。 該設(shè)計的類型的全數(shù)字的一階鎖相環(huán)，其具

34、備圖2.1的基本結(jié)構(gòu)。 圖2.1一階全數(shù)字鎖相環(huán)的基本結(jié)構(gòu) 其重要的構(gòu)成為數(shù)字環(huán)路濾波器、鑒相器、數(shù)字控制振蕩器產(chǎn)生。其中的數(shù)字濾波器為可逆計K變模計數(shù)器，通過脈沖減、加電路可被視為數(shù)字控制振蕩器，外部晶振對N 分頻器N 分頻器、可逆計數(shù)器的時鐘進(jìn)行提供。具體電路結(jié)構(gòu)如圖2.2所示。 圖 2.2 全數(shù)字鎖相環(huán)的電路結(jié)構(gòu) 在諸多的鎖相環(huán)下， DPLL、LPLL均為連續(xù)類型的時間體系，但是針對ADPLL而言，其為時間離散器，基于此呈現(xiàn)出很大的波紋（相位抖動）?；诖?，ADPLL在應(yīng)用過程中具備局限性，設(shè)施需要擁有獨(dú)具波紋容忍的技能，例如頻移鍵控（FSK）解碼器，以及蕾絲層面的設(shè)

35、施。在ADPLL 設(shè)施中可落實FSK 譯碼器功效，其中可進(jìn)行挑選、控制的數(shù)字鑒相器涵蓋了門鑒相器、有異、JK 鑒相器。數(shù)字環(huán)路濾波器重點(diǎn)為變模可逆計數(shù)器產(chǎn)生的，針對數(shù)控振蕩器而言，其組成主要是脈沖控制器的加、減和除N 計數(shù)器。脈沖控制器的加、減和可逆計數(shù)器具備2Nf0、Mf0 的時鐘頻率， f0 代表環(huán)路之下的中心頻率，通常而言，2N、M為2整數(shù)冪，針對時鐘2Nf0而言，其歷經(jīng)除H（＝M/2N）計數(shù)器獲得，倘若具備1數(shù)值的H，那么其為直線進(jìn)行直接關(guān)聯(lián)，可按照需求對不同H值進(jìn)行挑選。對附加類型的D 觸發(fā)器而言，其重點(diǎn)是針對電路頻率誤差進(jìn)行檢測的，其可落實調(diào)解FSK信號。 N 分頻器之中的N參數(shù)源

36、于N參數(shù)計數(shù)器（N Control），其針對輸入信號落實分頻參數(shù) 。本質(zhì)而言，其為計數(shù)器，其功效為對比時鐘頻率、輸入信號，制定相關(guān)的N值[21]。 2.1.2 工作原理 鎖相環(huán)下，其中的控制器使用PD表示，控制信號使用VCO表示，校正網(wǎng)絡(luò)使用LF表示。通常來說，輸出信號等同反饋信號，也就是反饋的數(shù)量等同輸出的數(shù)量。鑒相器針對反饋信號、輸入信號對比相位，且實現(xiàn)相位差的輸出，也就是形成控制信號，且運(yùn)用相位差的消除、降低電路。這就是鎖相環(huán)的工作原理。出于偏差為反饋量、輸入量兩者的差距，基于此針對鎖相環(huán)而言，輸出量為輸出信號相位，其輸入量為輸入信號相位，以下定量對鎖相環(huán)工作原理進(jìn)行精簡的研究。為更

37、好的進(jìn)行研究，假設(shè)數(shù)輸入固定類型的頻率信號 （1.1） 針對環(huán)路而言，其反饋相位是，輸入相位是，環(huán)路瞬時相位誤差是 （1.2） 對上面兩邊微分得 （1.3） 公式之中是輸入、VCO 固有頻率之間的差距，將其叫做環(huán)路之間的固有頻差[22]。 代表通過控制電壓，改變了VCO頻率，將其叫做控制之中的頻差。為瞬時頻差（可簡稱頻差）?；诖?，可了解到其3頻差關(guān)系是： 瞬時頻差＝固有頻差－控制頻差 環(huán)路可實現(xiàn)固有頻差的消除，但具備相差。在針對鎖相環(huán)而言，其具備固定輸入

38、信號頻率的情況下，其輸入、輸出具備一樣的信號頻率，也就是通過鎖相環(huán)可實現(xiàn)頻差的消除。但能不能實現(xiàn)相差的消除，歸根結(jié)底為其應(yīng)用的LF形式。倘若具備無窮大小的 LF 直流，也就可以落實相差的消除。出于該時期僅管同 ud(t)均為0.但運(yùn)用無窮大的直流增益 LF，可獲得其需求的控制電壓。如果LF之中具備有限的直流增益，那么不能實現(xiàn)相差的消除[23]。 2.2鎖相環(huán)的狀態(tài)分析 2.2.1環(huán)路的鎖定 鎖定情況：為環(huán)路2輸入信號相差維持在涵蓋了1的常量的穩(wěn)定情況，且兩信號具備相等的頻率。 在不具備信號輸入情況下，VCO使用自由振蕩頻率予以震蕩。 具備輸入信號，最初，在某時期，同接近某情況，輸出

39、鑒相器具備電壓的誤差，歷經(jīng)環(huán)路濾波器沾邊之后對VCO頻率進(jìn)行控制，確保輸出層面的頻率改變類似，并且2信號誤差相位是（常數(shù)），該時間鎖定環(huán)路[24]。 2.2.2環(huán)路的捕獲狀態(tài) 捕獲鎖相環(huán)涵蓋了捕獲相位、頻率2個層面。捕獲鎖相環(huán)的技能同環(huán)路下有沒有濾波器具備明顯的關(guān)系，一階環(huán)不具備環(huán)路濾波器，只具備壓控振蕩器，積分器為1個，基于此對其而言，不具備捕獲頻率的功效，只可以捕獲相位。二階環(huán)除卻了壓控振蕩器的積分過程，還涵蓋了環(huán)路濾波器（非理想、理想積分器），其積分過程共2個，基于此針對其而言，不但可以捕獲相位，并且還可以捕獲頻率。 2.2.3環(huán)路的跟蹤 跟蹤環(huán)路為環(huán)路在鎖定情況下，改變了其輸入

40、信號，對環(huán)路而言，其可落實自動層面的對步入鎖定情況的環(huán)節(jié)進(jìn)行調(diào)解。、 鎖定環(huán)路 之后，在輸入基準(zhǔn)信號相位、頻率產(chǎn)生改變的情況下，出于環(huán)路具備控制反饋的功效，對壓控振蕩器而言，其相位、頻率戶會伴隨信號的改變產(chǎn)生改變，導(dǎo)致輸入信號和其頻率固定、相等[25]。 2.3本章小結(jié) 該章節(jié)論述了全數(shù)字鎖相環(huán)的功效，其3種狀態(tài)。 第3章 數(shù)字鎖相環(huán)的設(shè)計 3.1 數(shù)字鎖相環(huán)的設(shè)計方案 全數(shù)字鎖相環(huán)具備圖4.1的方案框圖。 圖3.1整體方案框圖 （1）數(shù)字鑒相器 (DPD) 可以將數(shù)字

41、鑒相器叫做采樣鑒相器，其為對比輸出、輸入信號相位，它的輸出電壓是對應(yīng)于這兩個信號相位差的函數(shù)[14]。 （2）數(shù)字環(huán)路濾波器（DLF） 環(huán)路下，數(shù)字環(huán)路濾波器具備抑制噪聲的功效，且可以調(diào)解校正速度。 （3）數(shù)字壓控振蕩器（DCO） 在數(shù)字環(huán)路下，其位于的地位等同于模擬鎖相環(huán)下的壓控振蕩器。其為脈沖序列的輸出 ，該信號的輸出遭受數(shù)字環(huán)路濾波器傳遞的校正信號層面的控制[15]?？刂七^程中其屬性為：首先獲得的采樣時期的校正信號會對其后采樣時期脈沖時間位置進(jìn)行改變。 （4）N分頻參數(shù)控制的設(shè)計 為確保具備更加寬泛的鎖定頻率的范疇，其使用了動態(tài)N分頻。原理為應(yīng)用高頻時鐘針對輸入信號周

42、期予以測量，獲得其長度后，予以量化，獲得N值，高頻時鐘長度、N值均為比例關(guān)系的存在，具備更大的高頻時鐘，就具備更大的N值。 （5）N分頻器 N分頻器為精簡類型的除N計數(shù)器。針對其而言，首先針對加減電路落實脈沖的輸出，其后落實N分頻，進(jìn)而獲得該環(huán)路層面的輸出信號。 3.2數(shù)字鑒相器的設(shè)計 鑒相器也被叫做相位比較器,該章節(jié)使用的名稱為鑒相器。數(shù)字鑒相器需要具備嚴(yán)謹(jǐn)?shù)臄?shù)字、模擬輸入信號，且普遍模擬輸入信號針對信噪不具備顯著降低層面的限制。該輸入的方波信號相位是,為載波頻率(等同DPLL中心頻率),針對 而言，其伴隨時間的改變，頻率相位 也會產(chǎn)生改變。針對鑒相器而言，其具備簡單的電路層面的結(jié)構(gòu)

43、，但在鎖相環(huán)下，其具備顯著的功效，其輸入、誰出信號在相位層面的差距具備比例。諸多中結(jié)構(gòu)類型的電路均可實現(xiàn)該功效。由此只論述設(shè)計下應(yīng)用的門、異觸發(fā)器。 EXOR 鑒相器組織為門、異，具體為圖3.1，針對輸入信號而言，其是 fout、fin 。針對數(shù)字類型的信號而言，通常其為方波信號，例如 fout、fin全部都為對稱類型的方波。按照門或異原理可了解到，在門、異鑒相器具備0輸入信號誤差的情況下，針對輸出信號而言，其占空比為 50%，信號 fout、fin兩者之間具備或 90 度的相差，針對se輸出信號而言，其為方波，其頻率為fin輸入信號頻率2倍。在環(huán)路類型的濾波器下將輸出信號下的高頻區(qū)域進(jìn)行剔

44、除，基于此需要考量 se信號平均值 S，也就是2邏輯電平之中的平均算數(shù)；S被當(dāng)作門、異靜態(tài)點(diǎn)，該章節(jié)使用S＝0 對該點(diǎn)進(jìn)行表示。在 fout 輸出信號比fin輸入信號滯后的情況下，具備正誤差，也就是該時期的se 均值 S 為正值se 在-90度相差情況下，挑選最低值。在維持在 90°--90范疇下，相差和S具備比例，可論述為： （3.1） 針對EXOR 鑒相器，針對增益 Kd 而言，其是常數(shù)。倘若門、異電源均為 0、UB，Kd 通過下面的公式制定： （3.2） 當(dāng)相差在?π

45、< θ <π的范圍里時，異或門鑒相器可維持相位的跟蹤。 其產(chǎn)生的模塊引腳圖，如圖3.2。 圖3.2 鑒相器元件圖 圖3.2下，輸入端為fout端、fin端，其中fout為鎖相之后輸出波形 ，fin為外端輸入波形，fin、fout兩者具備方波類型的輸入信號；輸出端為se端，輸出信號其是方波。 其程序仿真后產(chǎn)生的RTL圖，如圖3.3。 圖3.3異或門RTL圖 圖3.4異或門程序圖 圖3.5 鑒相器編譯結(jié)果 圖3.6 鑒相器仿真 門、異門鑒相器對比fout輸出、fin輸入相位的相位差Фse=Фfin-Фfout對比分析，且實現(xiàn)se誤差信號的輸出，

46、將其當(dāng)作K變?？赡嬗嫈?shù)器記數(shù)層面的信號。鎖定環(huán)路情況下，將se當(dāng)作50%占空比方波，該時期具備90°相差差（絕對）。基于此 ，門、異門鑒相器相位差的最大值就是正負(fù)90°，倘若必該極限更高，具備相反的環(huán)路增益極限，鎖定PLL，予以結(jié)束。 3.3 K變?？赡嬗嫈?shù)器的設(shè)計 上章節(jié)對鑒相器種類進(jìn)行了確定，該章節(jié)設(shè)計數(shù)字類型的環(huán)路濾波器，此前尚未論述為何將K 變模計數(shù)器當(dāng)作產(chǎn)生環(huán)路濾波器的主要原因，其落實論述。其主要是出于鑒相器、全數(shù)字類型的環(huán)路濾波器具備能不能兼容層面的問題，基于此在對全數(shù)字類型的鎖相環(huán)進(jìn)行設(shè)計環(huán)節(jié)，需要考量何種類型的環(huán)路濾波器需要同何種類型的鑒相器進(jìn)行匹配。 針對數(shù)字類型的鑒

47、相器而言，其形成的輸出類型的信號同挑選的鑒相器具備關(guān)系。該文章應(yīng)用的EXOR為可產(chǎn)生2、1個二進(jìn)制類型的輸出信號方式的鑒相器。確定信號種類后，需要實現(xiàn)濾波器的挑選，該文章使用的K 計數(shù)器為最經(jīng)常應(yīng)用的數(shù)字濾波器。 圖3.7K變?？赡嬗嫈?shù)器元件圖 圖3.7為K變模可逆計數(shù)器元件圖，圖標(biāo)之中的se、reset、kclock、enable均是輸入端口，kclock輸入信號被當(dāng)作系統(tǒng)時鐘方波，enable、reset輸入信號其是高低層面的電平，電平在外部予以輸入，將se當(dāng)作輸出的鑒相器相位差，，kmode輸為二進(jìn)制，其數(shù)量為3個，在模塊之中對 數(shù)值進(jìn)行

48、構(gòu)建；borrow、carryo兩者是輸出端，其在輸入過程中產(chǎn)生的信號全部都是脈沖，脈沖均輸入到達(dá)脈沖加減器下的dec、inc端口。 圖3.8 K變模可逆計數(shù)器程序圖 其程序編譯結(jié)果圖，如圖3.9。 圖3.9 K變?？赡嬗嫈?shù)器編譯結(jié)果圖 其程序仿真后產(chǎn)生的RTL圖，如圖3.10。 圖3.10 K變模可逆計數(shù)器RTL圖 K模塊進(jìn)行時序仿真，如圖3.11。 圖3.11 K變?？赡嬗嫈?shù)器仿真圖 K變模可逆計數(shù)器實現(xiàn)了鑒相器、異形成的se相位差層面信號添加到K變模可逆計數(shù)器輸入端，針對計數(shù)器而言，其具備最開始的值是kmode；在到來進(jìn)位脈沖情況下，針對可逆計數(shù)器而言

49、，實現(xiàn)加1；在到來借位脈沖的情況下，其實現(xiàn)減1。歷經(jīng)某時間之后的記數(shù)，在可逆計數(shù)器設(shè)定是ktop 情況下，代表具備超前的本地信號，K變?？赡嬗嫈?shù)器實現(xiàn)扣脈沖信號的輸出，可逆計數(shù)器復(fù)位是kmode；在具備0的可逆計數(shù)器情況下，代表具備滯后的信號，K變?？赡嬗嫈?shù)器實現(xiàn)增脈沖信號的輸出，可逆計數(shù)器復(fù)位是kmode。DPLL結(jié)構(gòu)下，最終K變?？赡嬗嫈?shù)器實現(xiàn)了作用的發(fā)揮。 在鎖定環(huán)路滯后，倘若具備比較小的模數(shù)kmode，那么針對K 變模可逆計數(shù)器而言，其會周期性質(zhì)的超出滯后、超前脈沖，脈沖加減電路下形成的周期屬性的脈沖予以扣除、加入。其最終結(jié)果為在輸出信號下形成了周期屬性的誤差，將其叫做“波紋”；倘若

50、具備大量的kmode模數(shù)模數(shù)，該誤差在歷經(jīng)N分頻器之后，可降低 到N周期方產(chǎn)生1次，也就是針對K變?？赡嬗嫈?shù)器而言，其滯后、超前脈沖周期均為參考事時鐘的N個周期。kmode的高低對DPLL跟蹤進(jìn)行了決定，其具備更大的kmode，就具備更小的跟蹤步，鎖定情況下，具備更小的相位誤差，具備更長的捕獲時間，具備更小的kmode，具備更大的跟蹤步，在鎖定過程中，具備更大的相位之中的誤差，捕獲過程中具備的時間更加的短。 3.4 ID計數(shù)器的設(shè)計 ID加減模塊仿真后產(chǎn)生的引腳圖，如圖3.12。 圖 3.12 ID 計數(shù)器元件圖 對ID加減電路而言，其具備圖3.13的工作過程的原理圖。

51、圖3.13 電路工作原理圖 圖3.14 脈沖加減模塊部分程序圖 脈沖加減模塊的編譯圖，如圖3.15。 圖3.15 脈沖加減模塊編譯圖 脈沖加減模塊的RTL圖，如圖3.16。 圖3.16 脈沖加減模塊RTL圖 脈沖增減模塊予以仿真，具體為圖3.17。 圖3.17 脈沖加減模塊仿真圖 脈沖加減電路落實的環(huán)旅相位、頻率進(jìn)行調(diào)整，可將其叫做數(shù)控振蕩器。在不具備借位/進(jìn)位脈沖信號情況下，其針對外部時鐘落實二分頻；在具備進(jìn)位脈沖信號CARRY情況下，那么在二分頻輸出信號下實現(xiàn)半脈沖的插入，實現(xiàn)信號頻率的提升；在具備借位層面的脈沖信號BORROW情況下，那么其輸出層面的二分頻

52、信號下實現(xiàn)半脈沖的減去，實現(xiàn)輸出信號頻率的降低。 3.5 N分頻器的設(shè)計 針對分頻器而言，其將 DCO 形成的輸出層面的信號頻率，除卻因子 N，N 可實現(xiàn)控制的編程，該文章使用的N 控制器為外部構(gòu)建的計數(shù)器，落實監(jiān)控頻率，進(jìn)而實現(xiàn)N值的輸出，提供給N 分頻器。對分頻器而言，一般其為觸發(fā)器聯(lián)合構(gòu)建的。例如JK、 RS、T 等類型的觸發(fā)器，全部都可以被當(dāng)作分頻器元件，針對1 JK 觸發(fā)器而言 ，其通過JK對其兩端進(jìn)行連接，到達(dá)輸出端，落實了時鐘輸入端信號 2 分頻。其2級聯(lián)為 4 分頻，此處不進(jìn)行論述。剛才論述的2冪數(shù)，倘若需要獲得任意值分頻因子，尚需增設(shè)門電路予以落實。通常而言，對分頻器而言

53、，其為門電路、計數(shù)器、K 觸發(fā)器構(gòu)建產(chǎn)生的，具備簡單的原理，具備廣泛的用途。 針對ADPLL而言，其輸入層面的頻率為中心頻率，確定為N 分頻器之下的 N 值，基于此可將輸入信號直接落實N控制對N值確定，確保跟蹤頻率，實現(xiàn) 鎖定的情況，該環(huán)路功效為調(diào)整相位，落實跟蹤相位的功效，最終，相位、頻率共同素偶定，落實了相環(huán)鎖定的功效 。 圖 3.18 分頻器元器件圖 N分頻器元件圖如圖3.18所示，輸入端為clkin，具備方波的輸入信號，其主要為脈沖加減器進(jìn)行輸出構(gòu)建的；輸出端為clkout，針對輸出信號而言，其歷經(jīng)鎖相滯后獲得的最終信號。 圖3.19為N分頻器模塊程序圖。 圖 3

54、.19 分頻器程序圖 圖3.20為N分頻器模塊編譯圖。 圖 3.20 分頻器編譯圖 分頻器的的RTL圖，如圖3.21。 圖 3.21 分頻器RTL圖 分頻器模塊仿真圖，如圖3.22。 圖 3.22 分頻器仿真圖 3.6 本章小節(jié) 該章節(jié)論述了全數(shù)字鎖相環(huán)的諸多組成區(qū)域和功效 。  第4章 系統(tǒng)設(shè)計 4.1 編譯 該設(shè)計下，Altera產(chǎn)生的QuartusII為其應(yīng)用的程序編譯軟件。它是綜合性PLD開發(fā)軟件，支持原理圖輸入、VHDL和Verilog HDL等多種設(shè)計輸入形式，內(nèi)部集成獲得了仿真器、綜合器、EDA工具，可落實 在輸入設(shè)計到達(dá)配置硬

55、件的PLD流程設(shè)計 。 第一，需要構(gòu)建同所編撰的程序相同名稱的工程名，QuartusII軟件環(huán)境之中，對File→New Project Wizard命令進(jìn)行執(zhí)行，獲得圖4.1所示的新建設(shè)計工程的對護(hù)框。此界面用于登記設(shè)計文件的地址、設(shè)計工程的名稱和頂層文件實體名。 圖 4.1 路徑、名稱和頂層文件 新的工程建立后，便可進(jìn)行電路系統(tǒng)設(shè)計。在QuartusII集成環(huán)境下，集成環(huán)境下，執(zhí)行File→New命令，彈出如圖4.2所示的編輯文件類型對話框，單機(jī)選擇Block Diagram/Schematic File類型后用鼠標(biāo)左鍵單擊OK按鈕，進(jìn)入QuartusII圖形編輯方式的窗口

56、界面。在原理圖編輯窗中的任何位置，用鼠標(biāo)左鍵單擊，將會彈出元件選擇窗。 圖 4.2 新建文件類型選擇對話框 再將其尚需編譯之后的文本在軟件下輸入，此后落實保存，實現(xiàn)全程編譯的啟動，點(diǎn)擊圖4.3中的按鍵。 圖 4.3 編譯 軟件自動落實編譯程序，倘如程序具備錯誤，系統(tǒng)會自發(fā)的停止，且對設(shè)計成員進(jìn)行提示錯誤產(chǎn)生的語句、出現(xiàn)的原因，對設(shè)計成員而言，其針對產(chǎn)生的錯誤予以快碎的更改，重新予以編譯，一直到程序不具備錯誤。編譯成功后的界面如圖4.4。 圖 4.4 編譯成功界面 編譯的過程包括分析與綜合、適配器、組譯器和時序分析等四個環(huán)節(jié)。并且編譯過程中，在系統(tǒng)表示具備諸多錯誤

57、情況下，需要遵守在上到下的基本原則，改正錯誤，一直到錯誤更改之后，實現(xiàn)編譯，一直到不具備錯誤。 在編譯子模塊后，可運(yùn)用軟件自發(fā)的產(chǎn)生這一模塊之中的器件圖，其輸出、輸入引腳全部是設(shè)計程序需要的輸出、輸入端口，將產(chǎn)生的器件元件圖落實關(guān)聯(lián)，進(jìn)而產(chǎn)生最后的系統(tǒng)電路圖。 出于FPGA層面的數(shù)字鎖相環(huán)構(gòu)建的仿真，其重點(diǎn)為仿真鎖相環(huán)頂層文件，不同模塊仿真只可以對該模塊是不是正確的設(shè)計進(jìn)行評定，對模塊參數(shù)進(jìn)行衡量，進(jìn)而落實模塊的真實功效。該文章的設(shè)計為持續(xù)循環(huán)的環(huán)節(jié)，調(diào)試仿真設(shè)計，最終獲得契合需求的結(jié)果。 4.2仿真 建立波形文件執(zhí)行“ File→New”菜單命令,在實現(xiàn)編輯文件類型對話框彈出之后，挑

58、選“ Verification/Debugging Files” Vector Waveform File方式后點(diǎn)擊“OK”按鈕，進(jìn)入 Quartus波中的形編輯方式,彈出如圖4.5所示的新建波形文件編輯窗口界面。 圖 4.5 新建波形文件編輯窗口 雙擊左鍵出現(xiàn)如圖4.6插入節(jié)點(diǎn)或總線對話框。先點(diǎn)擊“Node Finder”彈出如圖4.7節(jié)點(diǎn)查找器對話框。 圖 4.6 插入節(jié)點(diǎn)或總線對話框 圖 4.7 節(jié)點(diǎn)查找器對話框 在”Node Einder.”對話框的 Filter”欄目中,用鼠標(biāo)左鍵擇“Pins:all”后,再點(diǎn)擊“List”按鈕,點(diǎn)擊ok按鈕即可。 Qua

59、rtesⅡ默認(rèn)的仿真時間域是1s,如果需要更長時間觀察仿真結(jié)果,可執(zhí)行“Edit”命令菜單中的“ End Time”選項,在彈出的如圖4.8所示的“ End Time”(設(shè)置仿真時間域)對話框中,輸入適當(dāng)?shù)姆抡鏁r間域(如50 ns)后點(diǎn)擊“OK”按鈕完成設(shè)置。 圖 4.8 設(shè)置仿真時間域?qū)υ捒? 按照仿真的需要,利用工具欄中的相關(guān)工具按鈕為各個輸入信號編輯輸入測試波形。 執(zhí)行“Fle→ Save as”菜單命令,在彈出的“ Save as”對話框中用鼠標(biāo)左鍵點(diǎn)擊OK”按鈕,完成波形文件的存盤。在波形文件存盤操作中,系統(tǒng)自動將波形文件名設(shè)置成與設(shè)計文件名同名,但文件類型是.vwf。運(yùn)

60、行仿真器執(zhí)行“ Processing- Start simulation”菜單命令,或鼠標(biāo)左鍵點(diǎn)擊主工具欄中“statSimulation”命令按鈕,對電路進(jìn)行仿真。 圖 4.9 仿真 4.3數(shù)字鎖相環(huán)系統(tǒng)電路圖 圖 4.10 數(shù)字鎖相環(huán)電路圖 圖 4.11 數(shù)字鎖相環(huán)編譯圖 圖 4.12 數(shù)字鎖相環(huán)RTL圖 圖 4.13 數(shù)字鎖相環(huán)仿真圖 該章節(jié)的設(shè)計電路的 思路，落實了分析、設(shè)計全部的全數(shù)字鎖相環(huán)電路，并且在QuartesⅡ軟件下對需要落實的功效予以模擬。在完成模塊設(shè)計之后，針對該電路落實仿真。 從仿真圖可以推出，在環(huán)路還未鎖定的時候，鑒相器輸出的波

61、形是不存在規(guī)律的，運(yùn)用諸多周期的調(diào)整，一直到輸出信號相位、頻率類似輸入信號，一直到達(dá)鎖定情況，該時期可了解到，針對其輸出信號而言，其為方波，輸入信號與輸出信號保持著 90 度的相位差，這也是 EXOR 門鑒相器典型的特點(diǎn)。可了解到在十多個周期范疇下可予以鎖定，只對輸出信號進(jìn)行關(guān)注 就可以，比較直觀、清晰，在仿真獲得的波形為方波情況下，證明鎖相環(huán)當(dāng)下位于鎖定的情況。 以下對前面論述的仿真圖，論述其鎖相環(huán)工作原理。對鑒相器而言，其運(yùn)用丟輸出、輸入信號相位差進(jìn)行對比，實現(xiàn)控制、輸出信號的對比，其中Se為控制信號，其功效為控制 K 計數(shù)器的減、加計數(shù)。運(yùn)算法則為：高就是減，低就為加。在具備較高的控制

62、信號的情況下，那么實行減計算，一直到具備0的計數(shù)，該時期對K 計數(shù)器而言，其會針對ID 電路進(jìn)行借位脈沖信號的輸出，一直到達(dá)DEC 端，在仿真圖可明確的了解到，TFF 波形后的2 ID 時鐘之中是高電平，導(dǎo)致IDout 脈沖比較滯后，實現(xiàn)了 1時鐘周期的滯后。并且，在Se 比較低的情況下，那么實行加計算，一直到實現(xiàn) Ktop 計數(shù)的情況下，Ktop 為K 值進(jìn)行確定和選擇 ，該時期的K 計數(shù)器會實現(xiàn)進(jìn)位信號的輸出， ID 電路會按進(jìn)位信號，一直到翻轉(zhuǎn)觸發(fā)器轉(zhuǎn)變?yōu)楦唠娖綄M(jìn)位信號進(jìn)行處置，該時期其出于添加了進(jìn)位信號，其從最開始的 ID 時鐘周期轉(zhuǎn)變?yōu)槠浜? ID 時鐘周期下全部都是低電平，類似于

63、在時間中IDout 脈沖提早 構(gòu)建了ID 時鐘。運(yùn)用持續(xù)加減來延遲、提前實現(xiàn)波形的輸出，一直到調(diào)整輸出信號的頻率維持到等同于輸入信號，兩者具備固定相差情況下，該時期EXOR 鑒相器輸出信號是方波，針對K 計數(shù)器而言，其規(guī)律、周期的予以借位、進(jìn)位，具備相同的加減數(shù)，針對ID 模塊而言，其在電路輸出過程中表現(xiàn)出扣除、添加周期，其針對輸出頻率不具備很大影響，證明該時期實現(xiàn)了鎖定情況。 針對門、異鑒相器，在位于鎖定情況下，ADPLL在中心頻率下運(yùn)轉(zhuǎn)，該時期，ID計數(shù)器將時鐘 ID 降低一半，其為二分頻。該時期的 K 計數(shù)器形成的借位、進(jìn)位具備相同的平均數(shù)，在信號 fout、fin 具備90度的相位差

64、情況下，其具備可能。該狀況下，門、異輸出信號具備方波的形狀，頻率為、中心頻率f0兩倍大小?；诖?，在某周期下，計數(shù)上升產(chǎn)生在2個1/4 周期之中，降低計數(shù)產(chǎn)生在剩余之后的2個1/4 周期下，出于借位、進(jìn)位均數(shù)具備吻合的精準(zhǔn)度，ID 計數(shù)器不會實現(xiàn)周期的減、加。 在以上章節(jié)了解到，K具備更大的選擇，跟蹤具備更小的步長，在鎖定情況下具備更高的精準(zhǔn)度，具備更小的誤差，但具備很長的捕獲時長；K具備更小的選擇，跟蹤具備更大的步長，在鎖定情況下具備更大的相差的，但具備很短的捕獲時長。可在最初的時候挑選較小K值，確保系統(tǒng)更快步入鎖定時期，鎖定后添加K值，實現(xiàn)波紋誤差的降低，實現(xiàn)精度的提高，進(jìn)而兼顧兩者。

65、 4.4本章小結(jié) 該章節(jié)論述了仿真流程、全數(shù)字鎖相環(huán)整體電路圖仿真研究，通過結(jié)果了解到，高設(shè)計落實了全數(shù)字鎖相環(huán)的功效。  結(jié)束語 該設(shè)計論述了鎖相環(huán)的類型和原理，且落實了設(shè)計全數(shù)字鎖相環(huán)的相關(guān)工作。通過EDA技術(shù)，設(shè)計過程中使用了模塊化，Quartus II開發(fā)平臺之中，應(yīng)用Verilog HDL語言構(gòu)建了出于FPGA之中的全數(shù)字鎖相環(huán)。這樣的鎖相環(huán)擁有 簡單的結(jié)構(gòu)、靈活進(jìn)行控制、較高的 跟蹤精度、便于集成、較高的環(huán)路性能的屬性。整個設(shè)計流程包含了電路分析、各個模塊電路設(shè)計、軟件仿真，有仿真結(jié)果可知，本設(shè)計實現(xiàn)了全數(shù)字鎖相環(huán)的功能。 本課題構(gòu)建的全數(shù)字濾波器重點(diǎn)為4模塊構(gòu)

66、成：K計數(shù)器、鑒相器、分頻器、增減（）電路的模塊。通過仿真實驗、理論研究證明，實現(xiàn)控制參數(shù)的改變，可實現(xiàn)鎖相系統(tǒng)的穩(wěn)定性、速度的提升。 出于能力、精力層面的制約，該文章具備追多的缺陷： 1. 在設(shè)計電路模塊環(huán)節(jié)，該文章在設(shè)計 全數(shù)字鎖相環(huán)下并不精致，在應(yīng)用、電路性能層面具備諸多局限。 2. 出于自身經(jīng)驗層面的問題，電流下可能產(chǎn)生的誤差、噪聲等干擾信號尚未落實精準(zhǔn)的論述。例如對鎖相環(huán)而言，其抖動時鐘為比較主要的參數(shù)，但其尚需諸多的實踐層面的經(jīng)驗，其為該文章的不足的區(qū)域，尚需改正。 針對鎖相環(huán)來說，當(dāng)下其發(fā)展為系統(tǒng)芯片下的典型類型的電路。出于具備較高集成度的集成電路，針對鎖相環(huán)而言，一般被使用在嘈雜工作的區(qū)域，但出于全數(shù)字鎖相環(huán)電路為數(shù)字，其具備很強(qiáng)的噪聲容忍。并且 出于其數(shù)字層面的屬性，具備很快的捕獲時間。在集成電路獲得迅猛發(fā)展的當(dāng)下，ADPLL必然更加的具備吸引力，其具備越發(fā)廣泛的使用，發(fā)展為目前設(shè)計集成電路的主要標(biāo)志。 參考文獻(xiàn) [[1]黃保瑞,楊世平. 基于FPGA的全數(shù)字鎖相環(huán)設(shè)計[J]. 電子測試,2014(16):33-34