高職《汽車電工電子技術(shù)》PPT電子課件,汽車電工電子技術(shù),高職,汽車,電工,電子技術(shù),PPT,電子,課件 汽車電工電子第第8章章 觸發(fā)器與時(shí)序邏輯電路觸發(fā)器與時(shí)序邏輯電路集成雙穩(wěn)態(tài)觸發(fā)器的基本特征及常用觸發(fā)器時(shí)序邏輯電路本章學(xué)習(xí)目標(biāo)1、了解雙穩(wěn)態(tài)觸發(fā)器的基本特點(diǎn)及種類2、掌握常用觸發(fā)器的類型3、了解時(shí)序邏輯電路的特征4、了解寄存器和鎖存器組合邏輯電路的輸出狀態(tài)只取決于當(dāng)時(shí)的輸入狀態(tài)，而時(shí)序邏輯電路有兩個(gè)互補(bǔ)輸出端，其輸出狀態(tài)不僅取決于當(dāng)時(shí)的輸入狀態(tài)，還與電路的原來狀態(tài)有關(guān)，這說明事序邏輯電路具有記憶功能。在數(shù)字系統(tǒng)中，既有能夠進(jìn)行邏輯運(yùn)算和算術(shù)運(yùn)算的組合邏輯電路，也需要具有記憶功能的時(shí)序邏輯電路。組合電路的基本單元是門電路，時(shí)序電路的基本單元是觸發(fā)器。811 集成雙穩(wěn)態(tài)觸發(fā)器集成雙穩(wěn)態(tài)觸發(fā)器1雙穩(wěn)態(tài)觸發(fā)器的基本特點(diǎn) 如圖所示為由兩個(gè)與非門電路，加上交叉反饋線耦合而成的具有雙穩(wěn)態(tài)記憶的器件，它有兩個(gè)互補(bǔ)輸端Q和Q/，當(dāng)Q=1，Q/=0，叫做1穩(wěn)態(tài)；當(dāng)Q=0，Q/=1，叫做0穩(wěn)態(tài)。2觸發(fā)器的種類觸發(fā)器的種類觸發(fā)器按類型，可分為三大類：根據(jù)有無時(shí)鐘脈沖觸發(fā)可分為兩類：基本無時(shí)鐘觸發(fā)器與時(shí)鐘控制觸發(fā)器。（2）根據(jù)電路結(jié)構(gòu)不同可分為四種：同步RS觸發(fā)器、主從觸發(fā)器、維持阻塞觸發(fā)器和邊沿觸發(fā)器。（3）根據(jù)邏輯功能不同可分為五種：RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器、觸發(fā)器。在分析觸發(fā)器的功能時(shí)，一般采用功能表、特性方程和狀態(tài)圖來描述其功能。研究觸發(fā)方式時(shí)，主要是分析輸入信號(hào)的加入與觸發(fā)脈沖之間的時(shí)間關(guān)系。812 常用觸發(fā)器常用觸發(fā)器1基本RS觸發(fā)器（1）基本RS觸發(fā)器的結(jié)構(gòu)與工作原理 基本RS觸發(fā)器又稱RS鎖存器，它是構(gòu)成各種觸發(fā)器最簡(jiǎn)單的基本單元。邏輯表達(dá)式為：基本觸發(fā)器有兩個(gè)互補(bǔ)的輸出端Q與Q/,兩者的邏輯狀態(tài)在正常條件下保持反相。一般用Q端的狀態(tài)表示觸發(fā)器狀態(tài)。RD/和SD/為觸發(fā)器的兩個(gè)輸入端，根據(jù)輸入信號(hào)狀態(tài)不同，輸入信號(hào)有4種不同的組合 同步RS觸發(fā)器的功能表狀態(tài)轉(zhuǎn)換圖基本RS觸發(fā)器有0、1兩個(gè)穩(wěn)定狀態(tài)，有兩個(gè)穩(wěn)定狀態(tài)的觸發(fā)器稱雙穩(wěn)態(tài)觸發(fā)器。2可控可控RS觸發(fā)器觸發(fā)器 可控觸發(fā)器又稱同步RS觸發(fā)器?；镜挠|發(fā)器屬于異步或無時(shí)鐘觸發(fā)器，它的特點(diǎn)是：只要輸入信號(hào)發(fā)生變化，觸發(fā)器的狀態(tài)就會(huì)立即發(fā)生變化。在實(shí)際使用中，常常要求系統(tǒng)中的各觸發(fā)器按一定的時(shí)間節(jié)拍同觸發(fā)器翻轉(zhuǎn)，即受時(shí)鐘脈沖CP的控制。1.電路結(jié)構(gòu)與工作原理狀態(tài)轉(zhuǎn)換圖和工作波形 在CP=1時(shí)的間隔內(nèi)，觸發(fā)器的觸發(fā)翻轉(zhuǎn)只是被控制在一個(gè)時(shí)間間隔內(nèi)，而不是控制在某一時(shí)刻進(jìn)行的現(xiàn)象稱為空翻?？辗瓡?huì)造成節(jié)拍的混亂和系統(tǒng)工作的不穩(wěn)定，這是同步觸發(fā)器的一個(gè)缺陷。這種工作方式的觸發(fā)器在應(yīng)用中受到一定的限制。3JK觸發(fā)器觸發(fā)器 由兩個(gè)可控RS觸發(fā)器改接組成，分別稱為主觸發(fā)器和從觸發(fā)器。根據(jù)RS觸發(fā)器的特性方程，可得主從JK觸發(fā)器的特性方程為：JK觸發(fā)器電路圖和符號(hào)波形圖J KQn+10 0Qn0 101 011 1Qn/JK觸發(fā)器的工作分兩步完成：（1）當(dāng)CP=1時(shí)，主觸發(fā)器接收輸入信號(hào)，J、K變化一次，從觸發(fā)器狀態(tài)不變。（2）當(dāng)CP下跳時(shí)，將主觸發(fā)器的狀態(tài)送給從觸發(fā)器輸出。當(dāng)J=1，K=1的情況，下每一脈沖時(shí)鐘到來時(shí)，觸發(fā)器的狀態(tài)發(fā)生翻轉(zhuǎn)，與原狀態(tài)相反，此時(shí)JK觸發(fā)器具有計(jì)數(shù)功能。813 觸發(fā)器應(yīng)用舉例觸發(fā)器應(yīng)用舉例1觸發(fā)器邏輯功能的轉(zhuǎn)換1）T 觸發(fā)器 如果將JK觸發(fā)器的J=K=T，則可得到T觸發(fā)器。如圖所示為其邏輯符、工作波形。由狀態(tài)表得T觸發(fā)器的特征方程：T觸發(fā)器的功能是T=1時(shí)，為計(jì)數(shù)反轉(zhuǎn)狀態(tài)；T=0時(shí)，為得數(shù)保持狀態(tài)。T QnQn+10 000 111 011 102）D觸發(fā)器 D觸發(fā)器是通過在JK觸發(fā)器的輸入端增加一些門電路來實(shí)現(xiàn)將控制信號(hào)直接加到J端，并同時(shí)通過非門加到K端，時(shí)鐘脈沖CP經(jīng)非門加到主從JK觸發(fā)器的CP端，就構(gòu)成了由上升沿觸發(fā)的D觸發(fā)器。它是一種應(yīng)用很廣的觸發(fā)器。D觸發(fā)器的邏輯功能是：（1）CP=0時(shí)，觸發(fā)器的狀態(tài)不變。（2）當(dāng)CP由0變1時(shí)，觸發(fā)器翻轉(zhuǎn)。（3）觸發(fā)翻轉(zhuǎn)后，在CP=1時(shí)輸入信號(hào)被封鎖。在時(shí)鐘脈沖到來之前即CP=0時(shí)，觸發(fā)器狀態(tài)維持不變；當(dāng)時(shí)鐘脈沖到來后，即CP=1時(shí)，輸出等于時(shí)鐘脈沖到來之前的輸入信號(hào)。即Qn+1=D D觸發(fā)器又稱數(shù)據(jù)鎖存器。D觸發(fā)器邏輯符號(hào)及工作波形 a)邏輯圖 b)邏輯符號(hào) c)波形圖 d)狀態(tài)轉(zhuǎn)換圖（3）T觸發(fā)器 當(dāng)T觸發(fā)器的T=1時(shí)，每來一個(gè)CP脈沖，觸發(fā)器的狀態(tài)翻裝一次。實(shí)現(xiàn)計(jì)數(shù)功能，這就構(gòu)成了T觸發(fā)器。又稱為翻轉(zhuǎn)觸發(fā)器。其特征方程為：T觸發(fā)器也可由D觸發(fā)器轉(zhuǎn)換得到。RS觸發(fā)器 JK觸發(fā)器 D觸發(fā)器 T觸發(fā)器 T觸發(fā)器 綜上所述，觸發(fā)器類型是可以轉(zhuǎn)換的。如前面已經(jīng)介紹過的轉(zhuǎn)換過程為：82 時(shí)序邏輯電路時(shí)序邏輯電路在數(shù)字系統(tǒng)中，邏輯電路可分為組合邏輯電路和時(shí)序邏輯電路兩大類。時(shí)序邏輯電路簡(jiǎn)稱時(shí)序電路。時(shí)序電路的特點(diǎn)是：任意時(shí)刻的輸出不僅取決于當(dāng)時(shí)的輸入信號(hào)，還取決于電路原來的狀態(tài)。由于組成時(shí)序電路的基本單元是觸發(fā)器，因此時(shí)序電路具有記憶功能。時(shí)序電路中的主要邏輯部件：鎖存器、寄存器與移位寄存器、同步與異步計(jì)算器、順序脈沖發(fā)生器等。時(shí)序邏輯電路的框圖 激勵(lì)方程：表達(dá)了激勵(lì)信號(hào)與輸入信號(hào)、狀態(tài)變量的關(guān)系式 狀態(tài)方程：表達(dá)存儲(chǔ)電路從現(xiàn)態(tài)到次態(tài)的轉(zhuǎn)換關(guān)系式輸出方程：表達(dá)輸出信號(hào)與輸入信號(hào)、狀態(tài)變量的關(guān)系式821 時(shí)序邏輯電路的特征時(shí)序邏輯電路的特征1時(shí)序邏輯電路的結(jié)構(gòu)與特點(diǎn) 由于時(shí)序邏輯電路的基本單元是觸發(fā)器。因此時(shí)序邏輯電路任一時(shí)刻的輸出狀態(tài)不僅與當(dāng)前的輸入信號(hào)有關(guān)，還與電路原來的狀態(tài)有關(guān)。故其電路結(jié)構(gòu)具有以下特點(diǎn)：1）時(shí)序電路由組合邏輯電路和存儲(chǔ)電路組成。2）存儲(chǔ)電路輸出的狀態(tài)必須反饋到輸入端，與輸入信號(hào)一起共同控制組合電路的輸出。2時(shí)序邏輯電路的分類時(shí)序邏輯電路的分類 根據(jù)電路中觸發(fā)器的狀態(tài)變化特點(diǎn)，時(shí)序邏輯電路可分為同步時(shí)序邏輯電路和異步時(shí)序電路兩大類。1）同步時(shí)序電路：存儲(chǔ)電路里所有觸發(fā)器有一個(gè)統(tǒng)一的時(shí)鐘源，它們的狀態(tài)在同一時(shí)刻更新。2）異步時(shí)序電路：沒有統(tǒng)一的時(shí)鐘脈沖或沒有時(shí)鐘脈沖，電路的狀態(tài)更新不是同時(shí)發(fā)生的。3時(shí)序電路功能的描述方法時(shí)序電路功能的描述方法1）邏輯方程式 邏輯方程式是根據(jù)時(shí)序電路的結(jié)構(gòu)圖，寫出了輸出方程、驅(qū)動(dòng)方程和狀態(tài)方程。2）狀態(tài)表 狀態(tài)表是反映時(shí)序電路的輸出次態(tài)Qn+1與輸入、現(xiàn)態(tài)Qn間對(duì)應(yīng)取值關(guān)系的表格。3）時(shí)序圖 時(shí)序表就是時(shí)序電路的工作波形。4）狀態(tài)圖 能反映時(shí)序電路狀態(tài)持續(xù)規(guī)律及相應(yīng)輸入、輸出取值關(guān)系的圖形稱為狀態(tài)圖。4時(shí)序邏輯電路的分析方法時(shí)序邏輯電路的分析方法 分析的一般步驟：1）根據(jù)給定的時(shí)序電路圖寫出下列各邏輯方程；各觸發(fā)器的時(shí)鐘信號(hào)CP的邏輯方程；時(shí)序電路的輸出方程；各觸發(fā)器的驅(qū)動(dòng)方程。2）將驅(qū)動(dòng)方程代入相應(yīng)的觸發(fā)器的特征方程，求得各觸發(fā)器的次態(tài)方程，即邏輯電路的狀態(tài)方程。3）根據(jù)狀態(tài)方程和輸出方程，列出該時(shí)序電路的狀態(tài)表，畫出狀態(tài)圖或時(shí)序圖。4）用文字描述給定時(shí)序邏輯電路的邏輯功能。以上步驟在實(shí)際應(yīng)用中，可根據(jù)具體情況加以取舍。822 寄存器與鎖存器寄存器與鎖存器在數(shù)字系統(tǒng)中，經(jīng)常要求一次傳送或儲(chǔ)存多位二進(jìn)制代碼信息。為實(shí)現(xiàn)這一目的，可將幾個(gè)觸發(fā)器并行使用，組成“寄存器”或“鎖存器”的邏輯電路。各個(gè)觸發(fā)器（數(shù)據(jù)端）要傳送或儲(chǔ)存的數(shù)據(jù)是獨(dú)立的，但共用一個(gè)控制信號(hào)。集成數(shù)據(jù)寄存器、鎖存器品種很多，下面主要介紹4位數(shù)碼寄存器、4位左移位寄存器、8位寄存器74LS374和8位鎖存器74LS373。寄存器和鎖存器都具有保存數(shù)據(jù)的功能，可以作為數(shù)據(jù)緩存器使用。但是寄存器是用同步時(shí)鐘信號(hào)控制的，而鎖存器則是用電位信號(hào)控制。除控制方式不同外，還與控制信號(hào)和數(shù)據(jù)之間的時(shí)間有關(guān)。如果數(shù)據(jù)提前于控制信號(hào)，并要求同步操作，可用寄存器來存放數(shù)據(jù)。若數(shù)據(jù)有效滯后于控制信號(hào)有效，則只能使用鎖存器。1寄存器寄存器 寄存器是一種重要的數(shù)字電路元件，也是計(jì)算機(jī)的主要部件之一，常用來暫時(shí)存放數(shù)據(jù)、指令等。寄存器由若干觸發(fā)器組成，一個(gè)觸發(fā)器只能存放一位二進(jìn)制數(shù)，n位二進(jìn)制代碼要用n個(gè)觸發(fā)器構(gòu)成的n位寄存器儲(chǔ)存。1）數(shù)碼寄存器工作過程 清除數(shù)碼:RD一端輸入負(fù)脈沖即RD=0,則4個(gè)觸發(fā)器全部清零，即Q3Q2Q1Q0=0000。寄存數(shù)碼寄存數(shù)碼 當(dāng)在CP上升沿時(shí)寄存器接受數(shù)碼。假如要寄存一個(gè)A3A2A1A0=1101。將數(shù)碼1101加到對(duì)應(yīng)數(shù)碼輸入端，即D3D2D1D0=A3A2A1 A0=1101。CP上升沿時(shí)，各觸發(fā)器Qn+l=D，則Q3Q2Q1Q0=D3D2D1D0=A3A2A1A0=1101。保存數(shù)碼保存數(shù)碼 當(dāng)CP處于低電平，即CP=0時(shí)，各觸發(fā)器處于保持狀態(tài)，Q3Q2Q1Q0數(shù)值不變。當(dāng)無輸出信號(hào)時(shí)，即Qut=0，Q3Q2Q1Q0被封鎖，輸出數(shù)碼輸出數(shù)碼Q當(dāng)Qut=1時(shí)，輸出的4個(gè)與門打開，Q3Q2Q1Q0輸出，Q3Q2Q1Q0=A3A2A1A0。2）移位寄存器 移位寄存器不僅具有存放數(shù)碼的功能，而且還有移位的功能。所謂“移位”，就是將寄存器所存各位數(shù)據(jù)，在每個(gè)移位脈沖的作用下，向左或向右移動(dòng)一位。根據(jù)移位方向，常把它分成左移寄存器、右移寄存器和雙向移位寄存器三種。根據(jù)移位數(shù)據(jù)的輸入輸出方式，又可將它分為串行輸入串行輸出、串行輸入并行輸出、并行輸入串行輸出和并行輸入并行輸出四種電路結(jié)構(gòu)。4位左移位寄存器工作過程1.清零：清零：RD/=0各觸發(fā)器為零，Q3Q2Q1Q0=0000。2.移位操作移位操作:使RD=1，從D端串行輸入4位二進(jìn)制數(shù)，A3A2A1A0（110l)。在CP脈沖作用下，寄存器中數(shù)碼的移動(dòng)情況狀態(tài)表。3.輸出輸出:若從4個(gè)觸發(fā)器的Q3Q2Q1Q0端輸出則為并行輸出。如果再輸入4個(gè)脈沖，4個(gè)數(shù)字依次從Q3端出，則可串行輸出。實(shí)際應(yīng)用中較多采用中規(guī)模通用移位寄存器，如74L52998位通用移位寄存器。2數(shù)據(jù)鎖存器數(shù)據(jù)鎖存器8位鎖存器74LS373的邏輯圖和功能表 常用的寄存器與鎖存器的輸出都由三態(tài)門控制，只有在輸出控制信號(hào)為0(低電平)時(shí)，輸出各端才有相應(yīng)的0或1數(shù)碼輸出；當(dāng)輸出控制信號(hào)為1(高電平)時(shí)，輸出各端呈現(xiàn)高阻狀態(tài)。823 計(jì)數(shù)器電路的分析與應(yīng)用計(jì)數(shù)器電路的分析與應(yīng)用在數(shù)字電路和數(shù)字計(jì)算機(jī)中，計(jì)數(shù)器是最基本的部件之一，它能累計(jì)輸入脈沖的個(gè)數(shù)。當(dāng)輸入脈沖的頻率一定時(shí)，又可作為定時(shí)器使用。計(jì)數(shù)器可以進(jìn)行加法計(jì)數(shù)，也可以進(jìn)行減法計(jì)數(shù)。以進(jìn)位制來分，有二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器等。計(jì)數(shù)器的功能很多，記憶輸入脈沖的個(gè)數(shù)；用于定時(shí)、分頻、產(chǎn)生節(jié)拍脈沖及進(jìn)行數(shù)字運(yùn)算等等。在許多數(shù)字電路尤其是計(jì)算機(jī)中應(yīng)用廣泛。計(jì)數(shù)器按時(shí)序可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器。按技術(shù)形式可分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。有時(shí)也用計(jì)數(shù)器的計(jì)數(shù)容量(或稱模數(shù)M)來區(qū)分各種不同的計(jì)數(shù)器，如二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器、二十進(jìn)制計(jì)數(shù)器等等。1二進(jìn)制計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器 由于雙穩(wěn)態(tài)觸發(fā)器具有0和1兩種狀態(tài)，而二進(jìn)制也只有0和1兩個(gè)數(shù)碼，所以一個(gè)觸發(fā)器可以代表一位二進(jìn)制數(shù)。n個(gè)觸發(fā)器，可以表示n位二進(jìn)制數(shù)。由觸發(fā)器組成的二進(jìn)制加法計(jì)數(shù)器，將計(jì)數(shù)脈沖由CP端輸入，則觸發(fā)器的輸出Q端在每個(gè)CP脈沖的作用下的變化規(guī)律必須滿足“逢二進(jìn)一”的規(guī)則。以4位二進(jìn)制加法計(jì)數(shù)器為例，4個(gè)雙穩(wěn)態(tài)觸發(fā)器輸出Q3Q2Q1Q0與計(jì)數(shù)脈沖個(gè)數(shù)的關(guān)系見表 二進(jìn)制加法計(jì)數(shù)器狀態(tài)表 計(jì)數(shù)脈沖數(shù)二進(jìn)制數(shù)十進(jìn)制數(shù)Q3Q2Q1Q001234567891011121314150000000011111111000011110000111100110011001100110101010101010101012345678910111213141516（進(jìn)位）000001）同步二進(jìn)制加法計(jì)數(shù)器 同步計(jì)數(shù)器是指：所有觸發(fā)器的時(shí)鐘端都共用一個(gè)時(shí)鐘脈沖源，每一個(gè)觸發(fā)器的狀態(tài)都與該時(shí)鐘脈沖同步的計(jì)數(shù)器。計(jì)數(shù)器的輸出端在計(jì)數(shù)脈沖到來之后，同時(shí)完成狀態(tài)的變換。顯然，同步計(jì)數(shù)器的工作速度高于異步計(jì)數(shù)器。同步計(jì)數(shù)器電路分析的一般步驟如下：對(duì)所給的邏輯電路，寫出各觸發(fā)器的激勵(lì)方程和電路的輸出方程。由激勵(lì)方程和觸發(fā)器特征方程，寫出各觸發(fā)器的狀態(tài)方程。根據(jù)狀態(tài)方程，作出狀態(tài)轉(zhuǎn)移表和狀態(tài)圖。分析說明電路的邏輯功能。4位同步二進(jìn)制計(jì)數(shù)器 第1位觸發(fā)器F0，每來一個(gè)計(jì)數(shù)脈沖翻轉(zhuǎn)一次，J0=K0=1；第2位觸發(fā)器F1，在Q0=1時(shí)，再來一個(gè)計(jì)數(shù)脈沖翻轉(zhuǎn)一次，J1=K1=Q0；第3位觸發(fā)器F2，在Q1=Q0=1時(shí)，再來一個(gè)計(jì)數(shù)脈沖翻轉(zhuǎn)一次，J2=K2=Q1Q0；第4位觸發(fā)器F3，F(xiàn)3在Q2=Q1=Q0=1時(shí)，再來一個(gè)計(jì)數(shù)脈沖翻轉(zhuǎn)一次，J3=K3=Q2Q1Q0。2）異步二進(jìn)制加法計(jì)數(shù)器 在異步計(jì)數(shù)器中，有的觸發(fā)器直接受輸入計(jì)數(shù)脈沖控制，有的觸發(fā)器則是把其它觸發(fā)器的輸出信號(hào)作為自己的時(shí)鐘脈沖，因此各個(gè)觸發(fā)器狀態(tài)變換的時(shí)間先后不一，故被稱為“異步計(jì)數(shù)器”。異步計(jì)數(shù)器是把時(shí)鐘信號(hào)當(dāng)作觸發(fā)器的輸入信號(hào)來處理。因?yàn)?，只有觸發(fā)器具備時(shí)鐘觸發(fā)信號(hào)，其次態(tài)才滿足特征方程，而沒有時(shí)鐘觸發(fā)信號(hào)的觸發(fā)器將保持原來狀態(tài)不變。分析的一般步驟 對(duì)所給的邏輯電路，從第一級(jí)觸發(fā)器開始，逐級(jí)列寫時(shí)鐘表達(dá)式、輸入激勵(lì)方程和觸發(fā)器狀態(tài)方程。根據(jù)各級(jí)觸發(fā)器的狀態(tài)方程，作出狀態(tài)轉(zhuǎn)移表。由狀態(tài)轉(zhuǎn)移表作出狀態(tài)圖。分析說明電路的邏輯功能。電路圖和波形圖 當(dāng)輸入第15個(gè)信號(hào)以后，計(jì)數(shù)器狀態(tài)為1111，并向高位輸出C=l，第16個(gè)時(shí)鐘信號(hào)輸入后，計(jì)數(shù)器返回0000初始態(tài)，并向高位輸出C=0，完成輸出一個(gè)進(jìn)位脈沖。2十進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器 為符合人們的日常習(xí)慣，常常在某些場(chǎng)合采用十進(jìn)制計(jì)數(shù)器。若用8421 BCD碼表示十進(jìn)制數(shù)，計(jì)數(shù)時(shí)，在計(jì)數(shù)器為1001（9）之后，再來一個(gè)脈沖應(yīng)變?yōu)?000即每10個(gè)脈沖循環(huán)。第第1位觸發(fā)器位觸發(fā)器F0，每來一個(gè)計(jì)數(shù)脈沖翻轉(zhuǎn)一次，J0=K0=1；第第2位觸發(fā)器位觸發(fā)器F1，在Q0=1時(shí)，再來一個(gè)計(jì)數(shù)脈沖翻轉(zhuǎn)一次，而在Q3=1時(shí)不得翻轉(zhuǎn) J1=Q0Q3/,K1=Q0.第第3位觸發(fā)器位觸發(fā)器F2，在Q1=Q0=1時(shí)，再來一個(gè)計(jì)數(shù)脈沖翻轉(zhuǎn)一次，J2=K2=Q1Q0；第第4位觸發(fā)器位觸發(fā)器F3，在Q2=Q1=Q0=1時(shí)，再來一個(gè)計(jì)數(shù)脈沖翻轉(zhuǎn)一次，且第10個(gè)脈沖時(shí)應(yīng)由“1”翻轉(zhuǎn)為“0”，J3=Q2Q1Q0，Q3=Q0。工作波形圖 通常構(gòu)成相同模數(shù)的計(jì)數(shù)器，采用異步方式的電路比采用同步方式的電路結(jié)構(gòu)簡(jiǎn)單。但異步計(jì)數(shù)器相對(duì)工作速度較低，因?yàn)楫惒接?jì)數(shù)器的各級(jí)觸發(fā)器是以串行方式連接的，最終輸出狀態(tài)取決于各級(jí)觸發(fā)器傳輸延遲時(shí)間之和，所以在高速數(shù)字系統(tǒng)，大都采用同步時(shí)序方式；另外，因?yàn)槭钱惒接|發(fā)或控制信號(hào)的時(shí)序不同，使得異步時(shí)序電路在電路狀態(tài)譯碼期間，會(huì)出現(xiàn)“競(jìng)爭(zhēng)-冒險(xiǎn)”現(xiàn)象，這在具體應(yīng)用中應(yīng)該引起注意。823 中規(guī)模集成計(jì)數(shù)器的應(yīng)用中規(guī)模集成計(jì)數(shù)器的應(yīng)用1集成同步計(jì)數(shù)器 集成同步計(jì)數(shù)器芯片主要分成二進(jìn)制和十進(jìn)制兩大類。下面以CTll61芯片為例，介紹其功能特點(diǎn)和使用方法。CTl161是由4個(gè)D觸發(fā)器構(gòu)成的4位通用二進(jìn)制同步計(jì)數(shù)器，由它可以方便地組成十六進(jìn)制以下的任意迸制同步計(jì)數(shù)器。邏輯功能 單時(shí)鐘脈沖同步觸發(fā)，可進(jìn)行二進(jìn)制加法計(jì)數(shù)。有同步置數(shù)功能。有異步清零功能。能夠控制計(jì)數(shù)器的工作狀態(tài)。有計(jì)數(shù)滿歸零、進(jìn)位輸出功能。2集成異步計(jì)數(shù)器 集成異步計(jì)數(shù)器的電路結(jié)構(gòu)比同步計(jì)數(shù)器簡(jiǎn)單，使用更加靈活方便，但由于計(jì)數(shù)脈沖是串行進(jìn)位的，所以相對(duì)工作速度較慢。如圖：集成可預(yù)置數(shù)異步計(jì)數(shù)器CT1197的邏輯電路圖 邏輯功能 有異步清零功能：異步置零端CR/=0時(shí)，計(jì)數(shù)器輸出狀態(tài)復(fù)位，即QAQBQcQD=0000。有直接置數(shù)功能：異步置零端 CR/=1且CT/LD端為0時(shí)，A、B、C、D輸入端的數(shù)據(jù)a、b、c、d可直接置給各觸發(fā)器，即QAGBQCQD=abcd?？煞謩e構(gòu)成二、八、十六進(jìn)制計(jì)數(shù)器：利用雙時(shí)鐘脈沖 CPA/和CPB/，可分別進(jìn)行1位（二進(jìn)制）和3位（八進(jìn)制）計(jì)數(shù)。若把QA與連接，可進(jìn)行4位（十六進(jìn)制）計(jì)數(shù)。用中規(guī)模集成計(jì)數(shù)器設(shè)計(jì)具體的計(jì)數(shù)器電路比直接用觸發(fā)器設(shè)計(jì)方便靈活得多，而且電路也簡(jiǎn)單，通用性、可擴(kuò)展性強(qiáng)。823 半導(dǎo)體存儲(chǔ)器簡(jiǎn)介半導(dǎo)體存儲(chǔ)器簡(jiǎn)介 存儲(chǔ)器是一種通用型LSI器件，在數(shù)字系統(tǒng)中用來大容量存放以二進(jìn)制形式表示的各類信息或資源，是計(jì)算機(jī)等數(shù)字系統(tǒng)的重要組成部分。存儲(chǔ)器技術(shù)發(fā)展初期，主要使用磁芯存儲(chǔ)器、磁帶存儲(chǔ)器。隨著微電子技術(shù)的飛速發(fā)展，半導(dǎo)體集成工藝的越來越成熟，半導(dǎo)體存儲(chǔ)器已成為目前的主流存儲(chǔ)器。1半導(dǎo)體隨機(jī)存取存儲(chǔ)器 隨機(jī)存儲(chǔ)器（Random Access Memory）RAM是能夠隨時(shí)存入（寫入）或取出（讀出）信息的存儲(chǔ)器，所以也稱讀寫存儲(chǔ)器（Read Write Memory）RWM，人們習(xí)慣簡(jiǎn)稱RAM。RAM按制造工藝分為雙極型（TTL型）和場(chǎng)效晶體管型（MOS型）兩種。TTL型RAM存取速度高，一次存取操作的時(shí)間可達(dá)10ns，但功耗較大、制造工藝復(fù)雜、集成度低，主要用于高速工作場(chǎng)合。MOS型RAM按存儲(chǔ)體的工作原理又分為靜態(tài)RAM（SRAM）和動(dòng)態(tài)RAM（DRAM），功耗小、制造工藝簡(jiǎn)單、成本低、集成度高，特別是DRAM集成度更高，單片存儲(chǔ)器容量可達(dá)幾百兆位甚至更大（如109位/片），目前大容量的RAM都采用MOS型存儲(chǔ)器。計(jì)算機(jī)系統(tǒng)所說的內(nèi)存容量主要指的就是RAM的存儲(chǔ)容量。RAM的基本結(jié)構(gòu) 存儲(chǔ)矩陣是由許多排成陣列形式的存儲(chǔ)元組成，每個(gè)存儲(chǔ)元能夠存儲(chǔ)l位二進(jìn)制數(shù)據(jù)(一位0或1信息)，總的存儲(chǔ)元數(shù)目就是存儲(chǔ)器的容量。存儲(chǔ)矩陣通常排列成若干行和若干列，如一個(gè)存儲(chǔ)矩陣有64行、64列；那么存儲(chǔ)矩陣的存儲(chǔ)容量為6464=4096個(gè)存儲(chǔ)元。存儲(chǔ)元的分類存儲(chǔ)元是儲(chǔ)存信息的最小單元，根據(jù)存儲(chǔ)元電路的結(jié)構(gòu)原理不同，有靜態(tài)存儲(chǔ)元和動(dòng)態(tài)存儲(chǔ)元兩種。靜態(tài)存儲(chǔ)元一般由6個(gè)NMOS管組成，類似于一個(gè)RS觸發(fā)器，在讀寫信號(hào)的控制下能夠取出原來儲(chǔ)存的信息或存入新的信息。如果沒有外部的讀/寫控制信號(hào)，靜態(tài)存儲(chǔ)元中的信息是不變的。靜態(tài)存儲(chǔ)元所用管子較多，不利于提高集成度。由靜態(tài)存儲(chǔ)元構(gòu)成的存儲(chǔ)器就是靜態(tài)存儲(chǔ)器SRAM。動(dòng)態(tài)存儲(chǔ)元有單管電路、三管電路和四管電路幾種，儲(chǔ)存信息的原理是基于MOS管柵極電容的電荷存儲(chǔ)效應(yīng)。但由于漏電流的存在，電容上儲(chǔ)存的信息不能長(zhǎng)久保持，因而必須定時(shí)給電容充電，以避免儲(chǔ)存的信息丟失，這種操作稱為動(dòng)態(tài)刷新或簡(jiǎn)稱刷新。由動(dòng)態(tài)存儲(chǔ)元構(gòu)成的存儲(chǔ)器就是動(dòng)態(tài)存儲(chǔ)器DRAM。顯然DRAM要有刷新環(huán)節(jié)，增加了外圍刷新電路和讀/寫周期的時(shí)間，但DRAM的集成度可以做得很高。2半導(dǎo)體只讀存儲(chǔ)器 只讀存儲(chǔ)器（Read Only Memory）ROM是存放固定信息的存儲(chǔ)器，它的信息是在芯片制造時(shí)由廠家寫入；或使用中用專門裝置寫入的。正常工作時(shí)ROM只能讀出原有的信息，而不能寫入新的信息。即使切斷電源，ROM中的信息也不會(huì)消失。因此，ROM常被用來存放重要而且不經(jīng)常改變的信息或數(shù)據(jù)，如計(jì)算機(jī)系統(tǒng)中的I/O引導(dǎo)程序、工業(yè)數(shù)字控制系統(tǒng)中的工作程序和標(biāo)準(zhǔn)數(shù)據(jù)等。ROM的制造工藝也有TTL型和MOS型，ROM的電路結(jié)構(gòu)與RAM相仿，只是沒有讀信號(hào)控制端，數(shù)據(jù)也只有讀出通道。對(duì)ROM寫入數(shù)據(jù)的過程稱為ROM編程，根據(jù)編程的方法不同，ROM的類型也不同，下面分別予以介紹。1）固定內(nèi)容只讀存儲(chǔ)器（ROM）這種ROM的內(nèi)部電路固定，ROM中的數(shù)據(jù)是芯片制造商在芯片制造過程中就確定了，用戶使用時(shí)只能讀出數(shù)據(jù)，無法對(duì)數(shù)據(jù)作任何改動(dòng)。它的優(yōu)點(diǎn)是可靠性高、集成度高、價(jià)格便宜；缺點(diǎn)是不能對(duì)它進(jìn)行改寫或重寫，通用性差。固定內(nèi)容ROM一般由用戶根據(jù)專門的功能要求，向芯片制造商定做。2）可編程只讀存儲(chǔ)器(PROM)PROM在出廠時(shí)，所有存儲(chǔ)元均制成0（或均1），用戶可根據(jù)需要自行將其中的某些存儲(chǔ)元改為1（或0）。但這種更改是一次性的;一旦編程結(jié)束，其內(nèi)容就是永久不能變了。熔絲燒斷型存儲(chǔ)元 3）可擦除可編程只讀存儲(chǔ)器（EPROM）EPROM存儲(chǔ)器是一種可擦除、可重新編程的只讀存儲(chǔ)器。出廠時(shí)存儲(chǔ)器內(nèi)容為全1狀態(tài)，根據(jù)需要可對(duì)相應(yīng)的存儲(chǔ)元加脈沖電流使其改變?yōu)?。對(duì)已寫入信息的EPROM，如想改寫，可用專用的40W紫外線燈，相距2cm照芯片上的擦除受光窗口，經(jīng)1020min則芯片中的內(nèi)容全部消失，又可以重新寫入需要的信息。寫好的EPROM要用不透光的膠紙將擦除窗口封住，以免存儲(chǔ)信息的丟失。EPROM允許改寫數(shù)百次，但擦除只能整體信息擦除，而且擦除操作也較麻煩。4）電可擦除可編程只讀存儲(chǔ)器（EEPROM或E2PROM）E2PROM的結(jié)構(gòu)與EPROM相似，出廠時(shí)存儲(chǔ)器內(nèi)容也為全1狀態(tài)。但EPROM在擦除信息時(shí)，不需要用紫外線激發(fā)放電，其擦除和編程都用電完成，所需電流很小，而且都可以在線（無須卸下芯片）根據(jù)需要選擇存儲(chǔ)元進(jìn)行。這種器件擦除操作可在l0ms以內(nèi)完成，而且可改寫的次數(shù)大大高于EPROM，是目前使用最廣的一種可編程只讀存儲(chǔ)器。