《電子技術(shù)基礎(chǔ)與技能》PPT課件及教案,電子技術(shù)基礎(chǔ)與技能,電子技術(shù),基礎(chǔ),技能,PPT,課件,教案 《電子技術(shù)基礎(chǔ)與技能》配套多媒體CAI課件 電子教案 第7章 組合邏輯電路 教學(xué)重點(diǎn) 1．掌握組合邏輯電路的分析方法和步驟，能分析簡(jiǎn)單邏輯電路的邏輯功能。 2．了解組合邏輯電路設(shè)計(jì)的基本方法和步驟。 3．熟知編碼器的基本功能和常見類型，了解二進(jìn)制編碼器、二-十進(jìn)制編碼器的基本功能和真值表。 4．理解優(yōu)先編碼器的工作特點(diǎn)，掌握二-十進(jìn)制優(yōu)先編碼器74LS147的引腳功能及應(yīng)用方法，了解74LS138的擴(kuò)展應(yīng)用。 5．理解譯碼器的基本功能，熟悉常見類型；了解半導(dǎo)體數(shù)碼管的基本結(jié)構(gòu)和工作原理。 6．了解二進(jìn)制譯碼器、二-十進(jìn)制譯碼器的基本功能和真值表，了解典型的譯碼顯示電路。 教學(xué)難點(diǎn) 1．掌握組合邏輯電路的分析。 2．組合邏輯電路的設(shè)計(jì)。 3．集成電路74LS138的擴(kuò)展及應(yīng)用。 4．功能電路的搭建。 學(xué)時(shí)分配 序號(hào) 內(nèi) 容 學(xué) 時(shí) 1 7．1 組合邏輯電路的基本知識(shí) 2 2 技能實(shí)訓(xùn)：制作三人表決器 4 3 7．2 編碼器 2 4 7．3譯碼器 4 5 本章總學(xué)時(shí) 12 7.1 組合邏輯電路的基本知識(shí) 7.1.1 組合邏輯電路的分析方法 組合邏輯電路的分析，是指基于邏輯電路圖，分析明確該電路的基本功能的過程。組合邏輯電路的分析一般可按如圖所示步驟進(jìn)行。 例：分析如圖所示三人表決器電路的邏輯功能。 解： 第一步 根據(jù)電路逐級(jí)寫出邏輯表達(dá)式 　　　　　　　 第二步 化簡(jiǎn)邏輯表達(dá)式 真值表 輸入 輸出 A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 第三步 根據(jù)化簡(jiǎn)后的邏輯表達(dá)式列出真值表如表。 第四步 根據(jù)所示真值表，三輸入中至少有兩個(gè)或以上的輸入為１時(shí)，輸出才為１，否則輸出為０，可知此電路為一少數(shù)服從多數(shù)的三人表決器。 7.1.2 組合邏輯電路的設(shè)計(jì)方法 與組合邏輯電路的分析相反，邏輯電路的設(shè)計(jì)是根據(jù)給定的邏輯功能要求，設(shè)計(jì)出實(shí)現(xiàn)該功能的邏輯電路。組合邏輯電路的設(shè)計(jì)可按下列步驟進(jìn)行。 例：某寫字樓控制室有3個(gè)報(bào)警燈：L0（火警）、 L１（盜警）和L2（一般業(yè)務(wù)），按事態(tài)輕重緩急要求，有多個(gè)警報(bào)同時(shí)出現(xiàn)時(shí)，在同一時(shí)間只能有一個(gè)信號(hào)通過，首先接通的是火警信號(hào)，其次為盜警信號(hào)，最后是日常一般業(yè)務(wù)信號(hào)。試按照上述要求設(shè)計(jì)一個(gè)信號(hào)控制電路。要求用集成門電路74LS00（每片含四個(gè)2輸入端與非門）實(shí)現(xiàn)。 解：（1）邏輯狀態(tài)賦值 真值表 輸入 輸出 I0 I1 I2 L0 L1 L2 0 0 0 0 0 0 1 × × 1 0 0 0 1 × 0 1 0 0 0 1 0 0 1 三個(gè)輸出：L0（火警）、 L1（盜警）和L2，對(duì)應(yīng)三個(gè)輸入I0、I1 、I2。設(shè)有信號(hào)為邏輯“1”、沒信號(hào)為邏輯“0”，設(shè)燈亮為邏輯“1”、燈不亮為邏輯“0”。 （2）列真值表 列出該電路的真值表，表中“×”表示取任意值，即該項(xiàng)輸入對(duì)輸出不產(chǎn)生影響。 （3）由真值表寫出各輸出的邏輯表達(dá)式： （4）根據(jù)設(shè)計(jì)要求，將上式轉(zhuǎn)換為與非表達(dá)式： （5）畫出邏輯圖如圖所示，可用兩片集成與非門74LS00來實(shí)現(xiàn)。 技能實(shí)訓(xùn)：用74LS02制作三人表決器 作業(yè)任務(wù)書 三人各控制SA、SB、SC三個(gè)按鍵中的一個(gè)，以少數(shù)服從多數(shù)原則投票表決某事件，按下按鍵表示同意，否則為不同意；若表決通過，發(fā)光二極管VL點(diǎn)亮，否則燈不亮。請(qǐng)用74LS02設(shè)計(jì)組合邏輯電路，補(bǔ)充完整如圖所示原理電路，并完成電路制作。 三人表決器 一、目標(biāo)任務(wù) 1．能根據(jù)要求設(shè)計(jì)組合邏輯電路，完成三人表決器原理電路的設(shè)計(jì)。 2．會(huì)根據(jù)原理電路選擇所需元器件，并做簡(jiǎn)易檢測(cè)。 3．會(huì)根據(jù)原理圖繪制電路安裝連接圖。 4．能按工藝要求正確安裝電路，并做簡(jiǎn)單調(diào)試。 二、實(shí)施步驟 設(shè)計(jì)組合邏輯電路→繪制布線圖→清點(diǎn)元器件→元器件檢測(cè)→插裝和焊接→通電前檢查→通電調(diào)試→數(shù)據(jù)記錄 三、調(diào)試與記錄 確認(rèn)電源電壓和元器件安裝正確無誤后，給電路接通電源。 1．檢查電路功能是否已實(shí)現(xiàn)。 2．用萬用表測(cè)試各種功能狀態(tài)下三極管基極的電位，并自擬表格記錄。 四、問題討論 1．電路的輸入為什么要采用低電平有效？若采用輸入高電平有效，電路該如何改接？ 2．電路的輸出端采用的三極管有什么作用？若不用三極管，能否實(shí)現(xiàn)功能？如何連接？ 3．請(qǐng)說說你所理解的組合邏輯電路設(shè)計(jì)中的“最佳電路”。 4．請(qǐng)你總結(jié)裝配調(diào)試的制作經(jīng)驗(yàn)和教訓(xùn)與同學(xué)分享。 7.2 編碼器 將若干個(gè)0和1按一定規(guī)律編排在一起，組成不同的代碼，并將這些代碼賦予特定的含義，這就是數(shù)字電路中的編碼。 能夠完成編碼功能的組合邏輯電路稱為編碼器。 7.2.1 二進(jìn)制編碼器 用n位二進(jìn)制代碼對(duì)2n個(gè)信號(hào)進(jìn)行編碼的電路，稱為二進(jìn)制編碼器 1．3位二進(jìn)制編碼器的示意圖 I0、I1、I2、I3、I4、I5、I6、I7為編碼器8路輸入，分別表示8個(gè)編碼對(duì)象。 Y2 、Y1 、Y0為編碼器3位二進(jìn)制代碼的輸出。 因編碼器有8個(gè)輸入、3個(gè)輸出，也稱8線-3線編碼器。 2．3位二進(jìn)制編碼器的真值表 編碼器在任意時(shí)刻只能對(duì)一個(gè)輸入信號(hào)編碼，即8個(gè)輸入中只能有一個(gè)有效輸入，由此可得出3位二進(jìn)制編碼器的真值表，如表所示。 十進(jìn)制數(shù) 輸入 輸出 I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 2 0 0 0 0 0 1 0 0 0 1 0 3 0 0 0 0 1 0 0 0 0 1 1 4 0 0 0 1 0 0 0 0 1 0 0 5 0 0 1 0 0 0 0 0 1 0 1 6 0 1 0 0 0 0 0 0 1 1 0 7 1 0 0 0 0 0 0 0 1 1 1 2．3位二進(jìn)制編碼器的邏輯電路圖 3位二進(jìn)制編碼器邏輯電路圖 根據(jù)真值表可以寫出邏輯函數(shù)表達(dá)式： Y2= I4+I5+I6+I7 Y1= I2+I3+ I6+I7 Y0= I1+I3+I5+I7 上述邏輯函數(shù)表達(dá)式已為最簡(jiǎn)與或表達(dá)式，可據(jù)此畫出用或門組成的3位二進(jìn)制編碼器的邏輯電路圖。 7.2.2 二-十進(jìn)制編碼器 將十進(jìn)制數(shù)0～9的10個(gè)數(shù)字編成二進(jìn)制代碼的電路，稱為二-十進(jìn)制編碼器，如圖所示。 I0、I1、I2、I3、I4、I5、I6、I7、I8、I9為編碼器的10個(gè)輸入端，分別代表十進(jìn)制數(shù)0～9的10個(gè)數(shù)字； Y3 、Y2 、Y1 、Y0為編碼器的4個(gè)輸出端，表示4位二進(jìn)制代碼。 1．編碼方法 4位二進(jìn)制代碼有16種狀態(tài)組合，可任意選出10種表示0～9這10個(gè)數(shù)字，不同的選取方式即表示不同的編碼方法。最常用的是8421BCD碼。 2．8421BCD編碼器的真值表。 十進(jìn)制數(shù) 輸入 輸出 I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 Y3 Y2 Y1 Y0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 1 2 0 0 0 0 0 0 0 1 0 0 0 0 1 0 3 0 0 0 0 0 0 1 0 0 0 0 0 1 1 4 0 0 0 0 0 1 0 0 0 0 0 1 0 0 5 0 0 0 0 1 0 0 0 0 0 0 1 0 1 6 0 0 0 1 0 0 0 0 0 0 0 1 1 0 7 0 0 1 0 0 0 0 0 0 0 0 1 1 1 8 0 1 0 0 0 0 0 0 0 0 1 0 0 0 9 1 0 0 0 0 0 0 0 0 0 1 0 0 1 根據(jù)真值表，按照邏輯電路的設(shè)計(jì)方法，可列出8421BCD編碼器的邏輯函數(shù)表達(dá)式并畫出邏輯電路圖。 電路評(píng)價(jià)： 編碼器在應(yīng)用中突出的優(yōu)點(diǎn)是可以將較多的信號(hào)編碼后用較少的信號(hào)傳輸線進(jìn)行傳輸，減少傳輸信號(hào)線的數(shù)量，如8線-3線編碼器，可以將8個(gè)信號(hào)用3條傳輸線傳輸。 編碼器電路中，任意時(shí)刻都只有一個(gè)輸入有效，有效電平可以是0、也可以是1。前述編碼器中，輸入、輸出都是高電平有效，這種編碼器同時(shí)輸入兩個(gè)或兩個(gè)以上的高電平，輸出信號(hào)將出錯(cuò)。為了解決這個(gè)問題，集成編碼器中通常采用優(yōu)先編碼的方式。 7.2.3 二-十進(jìn)制優(yōu)先編碼器 將編碼器各輸入賦予不同的優(yōu)先級(jí)別，電路運(yùn)行時(shí)，允許同時(shí)輸入兩個(gè)或兩個(gè)以上的信號(hào)，但電路只對(duì)優(yōu)先級(jí)別高的輸入信號(hào)編碼，對(duì)其他輸入信號(hào)不予考慮，這樣的電路稱為優(yōu)先編碼器。目前市場(chǎng)上供應(yīng)的集成編碼器多為優(yōu)先編碼器。 74LS147是一種常用的8421BCD碼集成優(yōu)先編碼器，代用型號(hào)有40147等。下圖是它的外圍引腳功能圖。它有、、、…、的10個(gè)輸入端（其中對(duì)應(yīng)引腳為15腳，NC表示空腳，可空置不接），有的4位BCD碼輸出，從高位到低位分別為、、和；輸入、輸出均為低電平有效，即0表示信號(hào)有效，1表示信號(hào)無效。 74LS147的真值表如下，表中×表示可取任意值，即該輸入的取值不影響輸出狀態(tài)，由此可以判定輸入的優(yōu)先級(jí)別。 十進(jìn) 制數(shù) 輸入 輸出 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 2 1 1 1 1 1 1 1 0 × 1 1 0 1 3 1 1 1 1 1 1 0 × × 1 1 0 0 4 1 1 1 1 1 0 × × × 1 0 1 1 5 1 1 1 1 0 × × × × 1 0 1 0 6 1 1 1 0 × × × × × 1 0 0 1 7 1 1 0 × × × × × × 1 0 0 0 8 1 0 × × × × × × × 0 1 1 1 9 0 × × × × × × × × 0 1 1 0 做一做：測(cè)試74LS147的邏輯功能 7.3 譯碼器 譯碼是編碼的逆過程。 二進(jìn)制譯碼器 通用譯碼器 譯碼器 二-十進(jìn)制譯碼器 顯示譯碼器 7.3.1 通用譯碼器 1．集成二進(jìn)制譯碼器——74LS138 輸入高電平有效，輸出低電平有效。 74LS138譯碼器邏輯功能表 輸入 輸出 × 1 × × × × 1 1 1 1 1 1 1 1 × × 1 × × × 1 1 1 1 1 1 1 1 0 × × × × × 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 、、為三個(gè)使能控制端。由功能表可看出，只有當(dāng)=1、=0、=0時(shí)，該譯碼器才有有效狀態(tài)信號(hào)輸出，譯碼器處于譯碼工作狀態(tài)，各輸出狀態(tài)由輸入A2、A1、A0決定；若三個(gè)使能控制端中有一個(gè)不滿足上述條件，則譯碼器被封鎖不工作，輸出全為高電平。 2．集成二-十進(jìn)制譯碼器——74LS42 74LS42二-十進(jìn)制集成譯碼器外形和引腳排列如圖所示。圖中、、、為BCD碼的4個(gè)輸入端，～為10條輸出線，分別對(duì)應(yīng)十進(jìn)制數(shù)的0～9十個(gè)數(shù)碼，輸出為低電平有效。 由于4位二進(jìn)制輸入有16種組合狀態(tài)，72LS42自動(dòng)將其中6種狀態(tài)識(shí)別為偽碼，當(dāng)輸入為1010～1111六個(gè)超出10的無效狀態(tài)時(shí)，10個(gè)輸出均為1，譯碼器拒絕譯出。 74LS42二-十進(jìn)制集成譯碼器真值表 輸入 輸出 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 做一做：測(cè)試74LS42的邏輯功能 電路評(píng)價(jià)： 通用譯碼器有多個(gè)輸入端和多個(gè)輸出端，設(shè)輸入端數(shù)位n、輸出端數(shù)為N，如果N=2n ，就稱為全譯碼器或二進(jìn)制譯碼器，如3線-8線集成譯碼器74LS138；如果N＜2n ，稱為部分譯碼器，如集成二-十進(jìn)制碼譯碼器74LS42，4個(gè)輸入共可組成的16個(gè)編碼，其中有6個(gè)偽碼譯碼器拒絕譯出，所以二-十進(jìn)制碼譯碼器也稱為4線-10線譯碼器）。 由真值表可知，通用譯碼器譯碼時(shí)的每一個(gè)輸出都可對(duì)應(yīng)由所有輸入組成的一個(gè)乘積項(xiàng)（稱為最小項(xiàng)），如74LS138中：、等，若將幾個(gè)輸出端通過合適的門電路進(jìn)行組合，即可實(shí)現(xiàn)不同的邏輯功能，將譯碼器的功能進(jìn)行拓展應(yīng)用。另外，74LS138的三個(gè)功能控制端可以使其工作在不同的工作狀態(tài)，所以74LS138的拓展應(yīng)用更加豐富。 7.3.2 顯示譯碼器 1．半導(dǎo)體數(shù)碼顯示管 7段發(fā)光二極管組成0～9十個(gè)數(shù)字圖形。 數(shù)碼管內(nèi)部的發(fā)光二極管電路 （1）發(fā)光二極管的內(nèi)部接法 如圖（a）、（b）所示： 共陰極：輸入高電平有效。共陰極半導(dǎo)體數(shù)碼管型號(hào)主要有BS201、BS207等。 共陽極：輸入低電平有效。共陽極數(shù)碼管型號(hào)主要有BS204、BS206、BS211等。 （2）半導(dǎo)體顯示器的優(yōu)點(diǎn) 工作電壓較低（1.5～3V）、體積小、壽命長(zhǎng)、亮度高、響應(yīng)速度快、工作可靠性高，可以由門電路直接驅(qū)動(dòng)。 （3）半導(dǎo)體顯示器的缺點(diǎn) 工作電流大，每個(gè)字段的工作電流約為10 mA。 2．集成顯示譯碼器74LS48 外形和引腳如圖所示，輸入、輸出均為高電平有效。3個(gè)控制端：試燈輸入端、滅燈輸入端、特殊控制端/，可組合應(yīng)用，形成不同的功能控制，如表所示。 功能 輸入 輸入/輸出 輸出 / 滅燈 × × × × × × 0 0 0 0 0 0 0 0 滅零 0 0 0 0 0 0 0 0 0 0 0 0 0 0 試燈 1 × × × × × 1 1 1 1 1 1 1 1 74LS47的引腳排列和功能基本與其相同，區(qū)別在于輸出為低電平有效。 做一做：編碼器、譯碼器和顯示器綜合實(shí)驗(yàn) 13