《電子技術(shù)基礎(chǔ)與技能》PPT課件及教案,電子技術(shù)基礎(chǔ)與技能,電子技術(shù),基礎(chǔ),技能,PPT,課件,教案 《電子技術(shù)基礎(chǔ)與技能》配套多媒體CAI課件 電子教案 第8章 觸發(fā)器 教學(xué)重點(diǎn) 1．了解基本RS觸發(fā)器的電路組成，掌握其邏輯功能。 2．了解同步RS觸發(fā)器的電路組成，掌握其邏輯功能。 3．了解JK觸發(fā)器的電路組成和邊沿觸發(fā)方式，掌握其邏輯功能。 4．會測試集成JK觸發(fā)器的邏輯功能，能用集成JK觸發(fā)器制作四人搶答器。 5．了解D觸發(fā)器的電路構(gòu)成，掌握D觸發(fā)器的邏輯功能。 7．會測試集成D觸發(fā)器的邏輯功能，了解D觸發(fā)器的應(yīng)用。 教學(xué)難點(diǎn) 1．理解各類觸發(fā)器的邏輯功能的含義 2．用集成JK觸發(fā)器制作四人搶答器 學(xué)時(shí)分配 序號 內(nèi) 容 學(xué) 時(shí) 1 8.1 RS觸發(fā)器 3 2 8.2 JK觸發(fā)器 3 3 技能實(shí)訓(xùn)：制作四人搶答器 4 4 *8.3 D觸發(fā)器 2 5 本章總學(xué)時(shí) 12 8.1 RS觸發(fā)器 具有兩個穩(wěn)定的輸出狀態(tài)：0狀態(tài)和l狀態(tài) 觸發(fā)器特點(diǎn) 在輸入信號作用下，觸發(fā)器狀態(tài)可以置成0態(tài)或1態(tài) 在輸入信號消失后，觸發(fā)器將保持信號消失前的狀態(tài)，即具有記憶功能 8.1.1 基本RS觸發(fā)器 1．電路結(jié)構(gòu)和邏輯符號 、是兩個輸入端，字母上面的非號表示低電平有效； Q、是一對互補(bǔ)輸出端； Q=l（=0），觸發(fā)器處于1狀態(tài)；反之，若Q=0（=l），觸發(fā)器為0狀態(tài)。 2．邏輯功能 基本RS觸發(fā)器的真值表 輸入信號 輸出狀態(tài) 功能說明 備注 Qn+1 0 0 不定 禁止 Q==1，與規(guī)定相背，會引起邏輯混亂 0 1 1 置1 端稱為觸發(fā)器的置0端或復(fù)位端 1 0 0 置0 端稱為觸發(fā)器的置1端或置位端 1 1 Qn 保持 體現(xiàn)記憶功能 做一做：測試與非門組成的基本RS觸發(fā)器的邏輯功能 電路評價(jià)： 基本RS觸發(fā)器電路簡單，是構(gòu)成各種功能觸發(fā)器的基本單元。由于基本RS觸發(fā)器輸出狀態(tài)的改變直接受輸入信號的控制，使之應(yīng)用受到限制。在一個數(shù)字系統(tǒng)中，通常采用多個觸發(fā)器，為了使系統(tǒng)協(xié)調(diào)工作，必須由一個同步信號控制，要求各觸發(fā)器只有在同步信號到來時(shí)，才能通過輸入信號改變觸發(fā)器的狀態(tài)。這樣的觸發(fā)器稱為同步RS觸發(fā)器，這個同步信號稱時(shí)鐘脈沖或CP脈沖。 8.1.2 同步RS觸發(fā)器 1．電路結(jié)構(gòu)和邏輯符號 同步RS觸發(fā)器是在基本RS觸發(fā)器的基礎(chǔ)上，增加了兩個與非門G3、G4，一個時(shí)鐘脈沖端CP。其邏輯電路與符號如圖所示。 2．邏輯功能 同步RS觸發(fā)器的真值表如表所示 CP S R Qn+1 功能說明 0 × × Qn 保持 1 0 0 Qn 保持 1 0 1 0 置0 1 1 0 1 置1 1 1 1 不定 禁止 （1）在CP=0期間，G3、G4與非門被CP端的低電平關(guān)閉，使基本RS觸發(fā)器的==1，觸發(fā)器保持原來狀態(tài)不變； （2）在CP=l期間，G3、G4控制門開門，觸發(fā)器輸出狀態(tài)由輸入端R、S信號決定，R、S輸入高電平有效。觸發(fā)器具有置0、置1、保持的邏輯功能。 同步RS觸發(fā)器在CP=0時(shí)，觸發(fā)器輸出狀態(tài)不受R、S的直接控制，從而提高了觸發(fā)器的抗干擾能力。 電路評價(jià)： 同步RS觸發(fā)器在CP=0時(shí)，觸發(fā)器輸出狀態(tài)不受R、S的直接控制，從而提高了觸發(fā)器的抗干擾能力。但在CP=1期間，同步RS觸發(fā)器還是存在狀態(tài)不確定的現(xiàn)象，因而其應(yīng)用也受到較大限制。為了克服上述缺點(diǎn)，后面介紹功能更加完善的JK觸發(fā)器和D觸發(fā)器。 8.2 JK觸發(fā)器 8.2.1 JK觸發(fā)器的電路組成與邏輯功能 1．電路結(jié)構(gòu)與邏輯符號 JK觸發(fā)器是在同步RS觸發(fā)器的基礎(chǔ)上引入兩條反饋線，解決R=S=1時(shí)，觸發(fā)器輸出不定狀態(tài)的現(xiàn)象； 將S、R改成J、K輸入端。 2．邏輯功能 JK觸發(fā)器不僅可以避免不確定狀態(tài)，而且增加了觸發(fā)器的邏輯功能，如表所示。 CP J K Qn+1 功能說明 0 × × Qn 保持 1 0 0 Qn 保持 1 0 1 0 置0 1 1 0 1 置1 1 1 1 n 翻轉(zhuǎn) J=K=0時(shí)，Qn+1=Qn（保持）；J=K=1時(shí)，Qn+1=n（翻轉(zhuǎn)）；J≠K時(shí)，Qn+1=J。 JK觸發(fā)器不僅可以避免不確定狀態(tài)，而且增加了觸發(fā)器的邏輯功能--翻轉(zhuǎn)功能（又稱為計(jì)數(shù)功能）：當(dāng)J=1、K=1時(shí)，觸發(fā)器的輸出總是原狀態(tài)的反，Qn+1=n。 電路評價(jià)： 觸發(fā)器在CP= 1 (高電平)期間才接收輸入信號，這種受時(shí)鐘脈沖電平控制的觸發(fā)方式，稱為電平觸發(fā)。電平觸發(fā)的缺點(diǎn)是：在CP=1期間不允許輸入信號有變化，否則觸發(fā)器輸出狀態(tài)也將隨之變化，使輸出狀態(tài)在一個時(shí)鐘脈沖作用期間出現(xiàn)多次翻轉(zhuǎn)，這種現(xiàn)象稱為空翻。上面介紹的JK觸發(fā)器較好地解決了輸出狀態(tài)不確定的情況，同時(shí)觸發(fā)器增加了翻轉(zhuǎn)功能，但在CP高電平期間，輸出信號會隨輸入信號變化，無法保證一個CP脈沖周期內(nèi)觸發(fā)器動作一次。為了克服電平觸發(fā)的不足，多數(shù)JK觸發(fā)器采用邊沿觸發(fā)方式來克服觸發(fā)器的“空翻”。 8.2.2 集成邊沿JK觸發(fā)器 1．邊沿觸發(fā)方式 邊沿觸發(fā)：利用與非門之間的傳輸延時(shí)時(shí)間來實(shí)現(xiàn)邊沿控制，使觸發(fā)器在CP脈沖的上升沿（或下降沿）的瞬間，根據(jù)輸入信號的狀態(tài)產(chǎn)生觸發(fā)器新的輸出狀態(tài)。而在CP=1（或CP=0）的期間輸入信號對觸發(fā)器的狀態(tài)均無影響。 2．邏輯符號與工作波形 做一做：測試雙JK觸發(fā)器74LS112的邏輯功能 電路評價(jià)： 集成JK觸發(fā)器具有保持、置0、置1和翻轉(zhuǎn)的功能，不僅功能齊全，而且輸入端J、K不受約束，使用方便。此外，觸發(fā)器狀態(tài)翻轉(zhuǎn)只發(fā)生在CP下降沿的瞬間，在CP其他時(shí)間，輸入信號的任何變化，不會影響觸發(fā)器的狀態(tài)，解決了因電平觸發(fā)帶來的觸發(fā)器“空翻”現(xiàn)象，提高了觸發(fā)器的工作可靠性和抗干擾能力。同時(shí)，由于邊沿觸發(fā)的時(shí)間極短，有利于提高觸發(fā)器的工作速度。 技能實(shí)訓(xùn)：用JK觸發(fā)器制作四人搶答器 工作任務(wù)書 一、目標(biāo)任務(wù) 1．按原理圖制作四人搶答器。 2．學(xué)習(xí)集成門電路、觸發(fā)器的應(yīng)用，提高綜合應(yīng)用能力。 3．會根據(jù)原理圖繪制電路安裝連接圖。 4．掌握搶答器電路的基本調(diào)試和測量方法。 二、實(shí)施步驟 繪制布線圖→清點(diǎn)元器件→元器件檢測→插裝和焊接→通電前檢查→通電調(diào)試和測量→數(shù)據(jù)記錄 三、調(diào)試記錄 檢查元器件安裝正確無誤后，才可以接通電源（電源由外接穩(wěn)壓電源提供+5V電壓），進(jìn)行調(diào)試。 （1）按下清零開關(guān)S0后，所有指示燈滅。 （2）選擇開關(guān)S1～S3中的任何一個開關(guān)（如S1）按下，與之對應(yīng)的指示燈(VL1)應(yīng)被點(diǎn)亮，此時(shí)再按其他開關(guān)均無效。 （3）按控制開關(guān)S0，所有指示燈應(yīng)全部熄滅。 （4）重復(fù)（2）和（3）步驟，依次檢查各指示燈是否被點(diǎn)亮。 按搶答器功能進(jìn)行操作調(diào)試，若電路滿足要求，說明電路沒有故障。若某些功能不能實(shí)現(xiàn)，就要設(shè)法查找并排除故障。 將實(shí)訓(xùn)過程記錄在表內(nèi)。 實(shí)訓(xùn)記錄 實(shí)訓(xùn)名稱 姓名 班級 制作過程 故障描述 排故方法 用JK觸發(fā)器制作的四人搶答器原理圖 *8.3 D觸發(fā)器 8.3.1 D觸發(fā)器的電路組成和邏輯功能 1．電路結(jié)構(gòu)和邏輯符號 如圖所示，在同步RS觸發(fā)器的基礎(chǔ)上，把與非門G3的輸出接到與非門G4的R輸入端，使R=，從而避免了==0的情況。并將S改為D輸入，即為D觸發(fā)。 2．邏輯功能 D觸發(fā)器只有一個輸入端，消除了輸出的不定狀態(tài)。D觸發(fā)器具有置0、置1的邏輯功能，如表所示。 觸發(fā)器的真值表 CP D Qn+1 功能說明 0 × Qn 保持 1 0 0 置0 1 1 1 置1 D觸發(fā)器的邏輯功能可歸納為：CP=0時(shí)，Qn+1=Qn（保持）；CP=1時(shí)， Qn+1=D，觸發(fā)器的輸出隨D的變化而變化。如圖所示波形說明了這一特點(diǎn)。 D觸發(fā)器的工作波形 從圖中不難看出，在第3個CP脈沖作用期間，由于D的變化使觸發(fā)器的狀態(tài)變化了多次，存在著空翻現(xiàn)象，使CP脈沖失去了同步的意義。因此在實(shí)際應(yīng)用中，常使用邊沿D觸發(fā)器。 8.3.2 集成邊沿D觸發(fā)器 邊沿D觸發(fā)器常采用集成電路。集成邊沿D觸發(fā)器的規(guī)格品種很多，可查閱數(shù)字集成電路手冊。 1．74LS74引腳排列和邏輯符號 74LS74為雙上升沿D觸發(fā)器，CP為時(shí)鐘輸入端；D為數(shù)據(jù)輸入端；Q、為互補(bǔ)輸出端； 為直接復(fù)位端，低電平有效；為直接置位端，低電平有效；和用來設(shè)置初始狀態(tài)。 2．邏輯功能 輸入 輸出 邏輯功能 CP D Qn+1 0 1 × × 0 設(shè)置初態(tài) 1 0 × × 1 1 1 ↑ 0 1 置0 1 1 ↑ 0 0 置1 、常用作設(shè)置觸發(fā)器的初態(tài)。集成D觸發(fā)器的邏輯功能與前面介紹的D觸發(fā)器基本一樣，不同的是它只在CP上升沿時(shí)工作。 做一做：測試邊沿D觸發(fā)器74LS74的邏輯功能 10