《電工電子技術(shù)與技能》（新國(guó)規(guī)）杜德昌PPT課件及教案
《電工電子技術(shù)與技能》（新國(guó)規(guī)）杜德昌PPT課件及教案,電工電子技術(shù)與技能,電工,電子技術(shù),技能,新國(guó)規(guī),德昌,PPT,課件,教案
第九章 數(shù)字電路基礎(chǔ) 第三節(jié) 組合邏輯電路 第三節(jié)第三節(jié) 組合組合邏輯電路邏輯電路u理解組合邏輯電路特點(diǎn)；u了解典型組合邏輯電路（編碼器、譯碼器、加法器）的功能與應(yīng)用；掌握譯碼顯示器的使用?！窘虒W(xué)目標(biāo)教學(xué)目標(biāo)】應(yīng)知：應(yīng)會(huì)：會(huì)根據(jù)功能表正確使用典型集成編碼器、典型集成譯碼器及典型集成譯碼顯示器。【教學(xué)重點(diǎn)教學(xué)重點(diǎn)】典型集成編碼器、典型集成譯碼器及典型集成譯碼顯示器 的認(rèn)識(shí)及使用?！倦y點(diǎn)分析難點(diǎn)分析】對(duì)于編碼、譯碼過(guò)程的理解。第三節(jié)第三節(jié) 組合組合邏輯電路邏輯電路 用基本邏輯門電路組成的邏輯電路稱為組合邏輯電路，簡(jiǎn)稱組合電路。組合邏輯電路的特點(diǎn)是：任何時(shí)刻電路的輸出狀態(tài)直接由同 一時(shí)刻的輸入狀態(tài)所決定，而與信 號(hào)輸入前的狀態(tài)無(wú)關(guān)，即組合邏輯 電路無(wú)記憶能力。常用的組合邏輯電路有編碼器、譯碼器、加法器等。一、一、編碼器編碼器1 1編碼的概念編碼的概念 數(shù)字電路中的編碼是指將輸入的各種信號(hào)（例如數(shù)字、文字、符號(hào)等）轉(zhuǎn)換成若干位二進(jìn)制碼的過(guò)程。用來(lái)完成編碼工作的數(shù)字電路稱為編碼器。一位二進(jìn)制數(shù)只有0和1兩個(gè)狀態(tài)，可表示兩種特定的含義；兩位二進(jìn)制數(shù)有00、01、10、11共 4個(gè)狀態(tài)，可表示4種特定含義，由此可知2n 個(gè)輸入信號(hào)至少需用n位二進(jìn)制碼就可以完成編碼，即需要n個(gè)輸出口。一、一、編碼器編碼器2 2二二十進(jìn)制編碼器十進(jìn)制編碼器 二十進(jìn)制編碼器示意圖74LS147集成電路外形圖及引腳功能圖 一、一、編碼器編碼器做中教：74LS147 功能測(cè)試電路分組試驗(yàn)分組試驗(yàn)總結(jié)總結(jié)2 2二二十進(jìn)制編碼器十進(jìn)制編碼器 一、一、編碼器編碼器學(xué)生分組實(shí)驗(yàn)學(xué)生分組實(shí)驗(yàn)利用測(cè)試電路：（1）當(dāng)輸入端全為高電平時(shí) 觀察輸出情況；（2）當(dāng)輸入只有一端為高電 平時(shí)觀察輸出情況；（3）當(dāng)輸入端有兩個(gè)或兩個(gè) 以上為高電平時(shí)觀察輸 出情況，記錄觀察結(jié)果 并填表 比較輸出結(jié)果，討論74LS147功能，體 會(huì)優(yōu)先權(quán)的意義。74LS147編碼表 十進(jìn)制數(shù)（輸入）8421碼（輸出）01 1 1 1 1 1 1 1 1 111111 1 1 1 1 1 1 1 0 111021 1 1 1 1 1 1 0 110131 1 1 1 1 1 0 110041 1 1 1 1 0 101151 1 1 1 0 101061 1 1 0 100171 1 0 100081 0 011190 0110一、一、編碼器編碼器 總結(jié)總結(jié)（1）輸入端、輸出端均為低電平有效，即0表示有信號(hào)，1表示無(wú)信號(hào)。（2）當(dāng)輸入數(shù)據(jù)為十進(jìn)制0時(shí)，只需要將全部數(shù)據(jù)輸入 端接高電平即可。（3）74LS147為優(yōu)先編碼器，即當(dāng)輸入端同時(shí)輸入兩個(gè) 或兩個(gè)以上有效信號(hào)時(shí)，只接受優(yōu)先級(jí)別高的輸入 信號(hào)編碼。其優(yōu)先級(jí)別為:由高至低由高至低二、二、譯碼器譯碼器1 1譯碼的概念譯碼的概念 一個(gè)n位二進(jìn)制數(shù)有2n個(gè)狀態(tài)，可表示2n個(gè)特定含義，即可譯出2n個(gè)信號(hào) 譯碼是編碼的逆過(guò)程。如電報(bào)局將每組4個(gè)十進(jìn)制數(shù)字譯成一個(gè)漢字就是譯碼。譯碼器是一種能把二進(jìn)制代碼所代表的特定含義翻譯出來(lái)的一種組合邏輯電路。二二、譯碼器譯碼器2 2二二十進(jìn)制譯碼器十進(jìn)制譯碼器 二-十進(jìn)制譯碼器示意圖 74HC42集成電路外形圖及引腳功能圖二二、譯碼器譯碼器做中教：74HC42功能測(cè)試電路分組試驗(yàn)分組試驗(yàn)總結(jié)總結(jié)2 2二二十進(jìn)制譯碼器十進(jìn)制譯碼器 二二、譯碼器譯碼器學(xué)生分組實(shí)驗(yàn)學(xué)生分組實(shí)驗(yàn) 利用測(cè)試電路：（1）當(dāng)輸入端依次輸入 00001001時(shí)觀察 輸出情況；（2）當(dāng)輸入端依次輸入 10101111時(shí)觀察 輸出情況，記錄觀 察結(jié)果并填表，總 結(jié)74HC147功能特點(diǎn)。74HC42譯碼表 輸入端 輸出端0 0 0 01 1 1 1 1 1 1 1 1 00 0 0 11 1 1 1 1 1 1 1 0 10 0 1 01 1 1 1 1 1 1 0 1 10 0 1 11 1 1 1 1 1 0 1 1 10 1 0 01 1 1 1 1 0 1 1 1 10 1 0 11 1 1 1 0 1 1 1 1 10 1 1 01 1 1 0 1 1 1 1 1 1 0 1 1 11 1 0 1 1 1 1 1 1 1 1 0 0 01 0 1 1 1 1 1 1 1 1 1 0 0 10 1 1 1 1 1 1 1 1 1二二、譯碼器譯碼器 總結(jié)總結(jié)（1）輸入端高電平有效、輸出端為低電平有效。（2）當(dāng)輸入數(shù)據(jù)00001001時(shí)，依次輸出 十個(gè)信號(hào)，此時(shí)正常譯碼。（3）當(dāng)輸入數(shù)據(jù)10101111六個(gè)超出10的無(wú)效狀態(tài)時(shí)，輸出皆為高電平，即74HC42集成電路能夠自動(dòng)拒 絕偽碼。二、二、譯碼器譯碼器做中教：閃爍數(shù)碼顯示器 分組試驗(yàn)分組試驗(yàn)總結(jié)總結(jié) 顯示譯碼器的功能是將輸入的BCD碼譯成能用于顯示器件的十進(jìn)制數(shù)的信號(hào)，并驅(qū)動(dòng)顯示器顯示數(shù)字。3 3顯示譯碼器顯示譯碼器 二、二、譯碼器譯碼器學(xué)生分組實(shí)驗(yàn)學(xué)生分組實(shí)驗(yàn) 用Proteus仿真軟件，選擇顯示譯碼集成芯片74LS48及七段數(shù)碼管，制作閃爍數(shù)碼顯示器如圖所示。（1）當(dāng)輸入端DCBA依次輸入00001001觀察顯示情況；（2）觀察控制端電平變化情況與數(shù)碼管顯示情況的關(guān)系。二、二、譯碼器譯碼器 總結(jié)總結(jié)（1）顯示譯碼器由顯示譯碼集成電路（例74LS48）和顯示器 （例七段數(shù)碼管）兩部分組成。（2）顯示譯碼集成電路的為消隱控制端，時(shí)譯碼器工作，時(shí)譯碼器七段全部熄滅不工作，借此形成閃爍效果。二、二、譯碼器譯碼器（1）顯示譯碼集成電路 （2）數(shù)碼顯示器 簡(jiǎn)稱數(shù)碼管，常接在譯碼器的后面，顯示譯碼結(jié)果。常用的數(shù)碼管有半導(dǎo)體數(shù)碼管、液晶數(shù)碼管和熒光數(shù) 碼管等，下面以半導(dǎo)體數(shù)碼管為例，說(shuō)明顯示器的工 作情況。作用是將輸入的4個(gè)BCD碼譯成驅(qū)動(dòng)數(shù)碼管的信號(hào)，常用的有輸出端Ya-Yg高電平有效的芯片，例如74LS48、74LS49、CT5449、CT4511等；輸出端Ya-Yg低電平有效的芯片，例如74LS46、74LS47等。二、二、譯碼器譯碼器 (a)發(fā)光線段分布圖 (b)發(fā)光線段組成的字形八段數(shù)碼顯示器數(shù)碼管內(nèi)部的發(fā)光二極管電路三、三、加法器加法器 1 1半加器半加器 半加器是完成兩個(gè)1位二進(jìn)制數(shù)相加的組合邏輯電路。所謂半加，是指只考慮本位數(shù)相加，而不考慮低位來(lái)的進(jìn)位數(shù)，所以叫半加器。2 2全加器全加器 通常除了完成兩個(gè)同位二進(jìn)制數(shù)相加外，還要再加上低位來(lái)的進(jìn)位數(shù)，這種加法稱為全加。實(shí)現(xiàn)全加的組合邏輯電路叫全加器。CC4008外引線排列圖 【課堂練習(xí)課堂練習(xí)】第三節(jié) 組合邏輯電路 1什么是優(yōu)先編碼器？74LS147集成電路功能是什么？當(dāng)輸入端 、同時(shí)輸入為0時(shí)，該集成電路的輸出是什么？2共陽(yáng)極數(shù)碼管顯示數(shù)字“5”時(shí)，a、b、c、d、e、f、g引腳的電位如何？【課堂小結(jié)課堂小結(jié)】第三節(jié) 組合邏輯電路（一）用基本邏輯門電路組合成的邏輯電路稱為組合邏輯電路，簡(jiǎn)稱組合電路。（二）組合邏輯電路的特點(diǎn)是：任何時(shí)刻電路的輸出狀態(tài)直接 由同一時(shí)刻的輸入狀態(tài)所決定，而與信號(hào)輸入前的狀態(tài)無(wú) 關(guān)，即組合邏輯電路無(wú)記憶能力。（三）常用的組合電路有編碼器、譯碼器、加法器等?！菊n后作業(yè)課后作業(yè)】第三節(jié) 組合邏輯電路
收藏
編號(hào)：64236972
類型：共享資源
大?。?span id="ievbyqtbdd" class="font-tahoma">22.55MB
格式：ZIP
上傳時(shí)間：2022-03-21
35
積分
- 關(guān) 鍵 詞：
-
電工電子技術(shù)與技能
電工
電子技術(shù)
技能
新國(guó)規(guī)
德昌
PPT
課件
教案
- 資源描述：
-
《電工電子技術(shù)與技能》（新國(guó)規(guī)）杜德昌PPT課件及教案,電工電子技術(shù)與技能,電工,電子技術(shù),技能,新國(guó)規(guī),德昌,PPT,課件,教案
展開閱讀全文
- 溫馨提示:
1: 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
2: 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
3.本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
5. 裝配圖網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
裝配圖網(wǎng)所有資源均是用戶自行上傳分享，僅供網(wǎng)友學(xué)習(xí)交流，未經(jīng)上傳用戶書面授權(quán)，請(qǐng)勿作他用。