《電工電子技術(shù)與技能》（新國規(guī)）杜德昌PPT課件及教案,電工電子技術(shù)與技能,電工,電子技術(shù),技能,新國規(guī),德昌,PPT,課件,教案 第九章 數(shù)字電路基礎(chǔ) 第四節(jié) 時(shí)序邏輯電路 第四節(jié) 時(shí)序邏輯電路u掌握時(shí)序邏輯電路特點(diǎn)；u理解各種類型觸發(fā)器（基本RS觸發(fā)器、同步RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器）的圖形符號和邏輯功能?！窘虒W(xué)目標(biāo)教學(xué)目標(biāo)】應(yīng)知：應(yīng)會：u會搭接RS觸發(fā)器電子控制電路；u會使用JK集成觸發(fā)器?！窘虒W(xué)重點(diǎn)教學(xué)重點(diǎn)】時(shí)序邏輯電路特點(diǎn)；各種類型觸發(fā)器的圖形符號和邏輯功能。【難點(diǎn)分析難點(diǎn)分析】準(zhǔn)確把握各種類型觸發(fā)器的特點(diǎn)及應(yīng)用 。第四節(jié) 時(shí)序邏輯電路 時(shí)序邏輯電路是由具有記憶功能的觸發(fā)器及構(gòu)成組合邏輯電路的門電路構(gòu)成的。時(shí)序邏輯電路的特點(diǎn)是：任何時(shí)刻電路的輸出狀態(tài)不僅與當(dāng)時(shí)的輸入狀態(tài)有關(guān)，還與電路的前一個(gè)狀態(tài)有關(guān)，即時(shí)序邏輯電路具有記憶功能。觸發(fā)器是構(gòu)成時(shí)序邏輯電路的基本單元。常用的時(shí)序邏輯電路有寄存器和計(jì)數(shù)器等。一、一、觸發(fā)器觸發(fā)器1 1基本基本RSRS觸發(fā)器觸發(fā)器 一、一、觸發(fā)器觸發(fā)器做中教：基本RS觸發(fā)器電路分組試驗(yàn)分組試驗(yàn)總結(jié)總結(jié)一、一、觸發(fā)器觸發(fā)器學(xué)生分組實(shí)驗(yàn)學(xué)生分組實(shí)驗(yàn) 用Proteus仿真軟件做基本RS觸發(fā)器電路如圖所示,觀察實(shí)驗(yàn)現(xiàn)象（1）當(dāng)輸入端與記錄觀察結(jié)果并填表；分別為01、10、11，Q初始狀態(tài)分別為0、1時(shí)觀察輸出狀態(tài)，（2）比較輸出結(jié)果，總結(jié)基本RS觸發(fā)器功能。邏輯功能 1 1 0 101保持 0 1 0 100置0 1 0 0 111置1 0 0 0 1不定（應(yīng)避免）一、一、觸發(fā)器觸發(fā)器總總 結(jié)結(jié)(1）電路的初始狀態(tài)（原態(tài)）用 表示，觸發(fā)后的狀態(tài)（次態(tài)）用 表示。(2)為 置0端，為置1端，非符號表示低電平觸發(fā)有效。(3),即兩輸入端同時(shí)為有效信號時(shí)，Q與 同時(shí)被強(qiáng)迫為1，出現(xiàn)邏輯混亂，所以這種狀態(tài)應(yīng)當(dāng)避免。(4）選用觸發(fā)器時(shí)，應(yīng)了解電路結(jié)構(gòu)形式和觸發(fā)方式，認(rèn)清置0端、置1端是低電平有效還是高電平有效。一、一、觸發(fā)器觸發(fā)器【例例題題9-7】由基本RS觸發(fā)器組成的“防抖動(dòng)”電子開關(guān)電路如圖所示，無論開關(guān)在打 開還是關(guān)閉時(shí)，觸發(fā)器的輸出均沒有抖動(dòng)現(xiàn)象，試分 析原因。解：假設(shè)開關(guān)在1、2之間切換時(shí)，其“抖動(dòng)”波形如圖所示，當(dāng)開關(guān)在1的位置時(shí)，觸發(fā)器置為0狀態(tài)；當(dāng)觸發(fā)器由1切換到2時(shí)，觸發(fā)器置為1狀態(tài)，然后，由于開關(guān)的抖動(dòng)，觸發(fā)器的狀態(tài)不會發(fā)生變化。當(dāng)觸發(fā)器由2切換到1時(shí)，分析過程類似。Q端輸出波形如圖所示，可見利用基本RS觸發(fā)器可以消除抖動(dòng)現(xiàn)象 一、一、觸發(fā)器觸發(fā)器2 2同步同步RSRS觸發(fā)器觸發(fā)器 （1）電路組成 一、一、觸發(fā)器觸發(fā)器 （2）邏輯功能 當(dāng)CP=0時(shí)，G3、G4處于關(guān)門狀態(tài)，不論是R、S端輸人信號如何，G3、G4輸出 都為1，觸發(fā)器維持原狀態(tài)。當(dāng)CP=1時(shí)，G3、G4都打開，觸發(fā)器的狀態(tài)由R、S決定。此時(shí)觸發(fā)器的真值表 表 同步RS觸發(fā)器真值表CPR S邏輯功能0 保持10 0保持0 11置11 00置01 1不定（應(yīng)避免）一、一、觸發(fā)器觸發(fā)器3 3集集成成觸觸發(fā)發(fā)器器 （1）集成觸發(fā)器的觸發(fā)方式 觸發(fā)方式時(shí)鐘脈沖狀態(tài)定義符號(以RS觸發(fā)器為例)電平觸發(fā)高電平、低電平觸發(fā)器的翻轉(zhuǎn)在CP的高電平或低電平期間進(jìn)行同步RS觸發(fā)器邊沿觸發(fā)上升沿觸發(fā)上升沿觸發(fā)器的翻轉(zhuǎn)在CP的上升沿時(shí)刻進(jìn)行上升沿觸發(fā)RS觸發(fā)器下降沿觸發(fā)下降沿觸發(fā)器的翻轉(zhuǎn)在CP的下降沿時(shí)刻進(jìn)行下升沿觸RS觸發(fā)器主從觸發(fā)器高電平觸發(fā)器內(nèi)部有主、從兩個(gè)觸發(fā)器。主觸發(fā)器的翻轉(zhuǎn)在CP的高電平期間進(jìn)行。從觸發(fā)器的狀態(tài)在CP的下降沿變?yōu)榕c主觸發(fā)器的一樣。觸發(fā)器的狀態(tài)為從觸發(fā)器狀態(tài)，整個(gè)觸發(fā)器的翻轉(zhuǎn)在CP的下降沿進(jìn)行。主從RS觸發(fā)器一、一、觸發(fā)器觸發(fā)器（2）JK觸發(fā)器 JK觸發(fā)器的邏輯符號J K邏輯功能0 0保持0 10置01 01置11 1翻轉(zhuǎn)JK觸發(fā)器真值表 一、一、觸發(fā)器觸發(fā)器【例例題題9-89-8】下降沿觸發(fā)的集成JK觸發(fā)器的J、K、CP端的波形如圖4.9.30所示。試畫出其Q和的波形（設(shè)觸發(fā)器的初態(tài)為“0”）因CP的下降沿觸發(fā)，所以只有CP的下降沿到來時(shí)觸發(fā)器才可能會根據(jù)J、K狀態(tài)發(fā)生變化，分析結(jié)果如圖所示。一、一、觸發(fā)器觸發(fā)器（3）D觸發(fā)器 集成D觸發(fā)器符號 集成D觸發(fā)器功能表D邏輯功能 0 1置0置1一、一、觸發(fā)器觸發(fā)器【例例題題9-99-9】集成D觸發(fā)器及CP與D端的波形如圖所示。試畫出其Q和的波形（設(shè)觸發(fā)器的初態(tài)為“1”）。解：因 CP的上升沿觸發(fā)，所以只有CP的上升沿到來時(shí)觸發(fā)器才可能 會根據(jù)D狀態(tài)發(fā)生變化，分析結(jié)果如圖所示。二、二、計(jì)數(shù)器計(jì)數(shù)器 計(jì)數(shù)器是一種能對輸入脈沖進(jìn)行累計(jì)計(jì)數(shù)的邏輯器件，除了計(jì)數(shù)功能之外，還具有分頻、定時(shí)等功能，廣泛地應(yīng)用于各種數(shù)字系統(tǒng)和數(shù)字計(jì)算機(jī)中。計(jì)數(shù)器的種類很多，按觸發(fā)器動(dòng)作方式可分為異步計(jì)數(shù)器和同步計(jì)數(shù)器；按計(jì)數(shù)制可分為二進(jìn)制計(jì)數(shù)器和十進(jìn)制計(jì)數(shù)器；按運(yùn)算功能可分為加法計(jì)數(shù)器和減法計(jì)數(shù)器等。二、二、計(jì)數(shù)器計(jì)數(shù)器做中教：異步四位二進(jìn)制加法計(jì)數(shù)器功能測試電路 分組試驗(yàn)分組試驗(yàn)總結(jié)總結(jié)1 1異步二進(jìn)制加法計(jì)數(shù)器異步二進(jìn)制加法計(jì)數(shù)器 二、二、計(jì)數(shù)器計(jì)數(shù)器學(xué)生分組實(shí)驗(yàn)學(xué)生分組實(shí)驗(yàn) 利用實(shí)驗(yàn)電路輸入端加0.5Hz時(shí)鐘脈沖，（1）當(dāng) =1時(shí)，觀察并記錄（2）在任意計(jì)數(shù)時(shí)刻，讓 =0時(shí)，觀察并記錄 （3）總結(jié)四位二進(jìn)制加法計(jì)數(shù)器功能特點(diǎn)。的輸出情況。異步四位二進(jìn)制加法計(jì)數(shù)器狀態(tài)表輸出端 輸出端計(jì)數(shù)脈沖計(jì)數(shù)脈沖00 0 0 081 0 0 010 0 0 191 0 0 120 0 1 0101 0 1 030 0 1 1111 0 1 140 1 0 0121 1 0 050 1 0 1131 1 0 160 1 1 0141 1 1 070 1 1 1151 1 1 1二、二、計(jì)數(shù)器計(jì)數(shù)器總總 結(jié)結(jié)（1）當(dāng)=1時(shí)，每來一個(gè)脈沖計(jì)數(shù)一次，（2）每輸入一個(gè)脈沖，就進(jìn)行一次加1運(yùn)算的計(jì)數(shù)器稱為加法計(jì)數(shù)器，也稱為遞增計(jì)數(shù)器；相反，每輸入一個(gè)脈沖，就進(jìn)行一次減1運(yùn)算 的計(jì)數(shù)器稱為減法計(jì)數(shù)器，也稱為遞減計(jì)數(shù)器。（3）構(gòu)成異步四位二進(jìn)制加法計(jì)數(shù)器的四個(gè)JK觸發(fā)器的脈沖并非受同 一CP脈沖的控制，各觸發(fā)器的翻轉(zhuǎn)有先有后，所以稱為異步計(jì)數(shù)器。如果各觸發(fā)器都受同一個(gè)CP脈沖控制，各觸發(fā)器的翻轉(zhuǎn)是同步的，則稱為同步計(jì)數(shù)器。（4）無論計(jì)數(shù)到何值，只要=0，輸出立刻為0000，即為清零端。由0000變化到1111，計(jì)數(shù)十六次后，計(jì)數(shù)器又從初始狀態(tài)0000開始計(jì)數(shù)。所以四位二進(jìn)制計(jì)數(shù)器又稱為十六進(jìn)制計(jì)數(shù)器。二、二、計(jì)數(shù)器計(jì)數(shù)器做中教：異步十進(jìn)制加法計(jì)數(shù)器功能測試電路 分組試驗(yàn)分組試驗(yàn)總結(jié)總結(jié)2 2異步十進(jìn)制加法計(jì)數(shù)器異步十進(jìn)制加法計(jì)數(shù)器 二、二、計(jì)數(shù)器計(jì)數(shù)器學(xué)生分組實(shí)驗(yàn)學(xué)生分組實(shí)驗(yàn) 利用實(shí)驗(yàn)電路輸入端加0.5Hz時(shí)鐘脈沖，（1）當(dāng) =1時(shí)，觀察并記錄（2）在任意計(jì)數(shù)時(shí)刻，讓 =0 時(shí)，觀察并記錄（3）總結(jié)異步十進(jìn)制加法計(jì)數(shù)器功能特點(diǎn)。的輸出情況，填表；的輸出情況。異步四位二進(jìn)制加法計(jì)數(shù)器狀態(tài)表輸出端 輸出端計(jì)數(shù)脈沖計(jì)數(shù)脈沖00 0 0 050 1 0 110 0 0 160 1 1 020 0 1 070 1 1 130 0 1 181 0 0 040 1 0 091 0 0 1二、二、計(jì)數(shù)器計(jì)數(shù)器總總 結(jié)結(jié)（1）當(dāng) =1時(shí)，每來一個(gè)脈沖計(jì)數(shù)一次，（2）無論計(jì)數(shù)到何值，只要=0，輸出立刻為0000，即為清零端。由0000變化到1001，計(jì)數(shù)十次后，計(jì)數(shù)器又從初始狀態(tài)0000開始計(jì)數(shù)。所以該計(jì)數(shù)器稱為異步十進(jìn)制加法計(jì)數(shù)器。二、二、計(jì)數(shù)器計(jì)數(shù)器3 3集成計(jì)數(shù)器集成計(jì)數(shù)器 常用的集成計(jì)數(shù)器有74LS160十進(jìn)制計(jì)數(shù)器、74LS161二進(jìn)制計(jì)數(shù)器等。集成計(jì)數(shù)器74LS160的芯片及引腳圖如圖所示。集成計(jì)數(shù)器74LS160芯片及引腳圖三、三、寄存器寄存器集成移位寄存器741LS194芯片及引腳圖 寄存器是一種能夠存放數(shù)碼或以二進(jìn)制代碼形式表示的信息。移位寄存器具有數(shù)碼寄存和移位兩種功能。所謂移位，就是將存放的數(shù)碼依次在移位脈沖的作用下向左或向右移動(dòng)。例如集成移位寄存器74LS194。動(dòng)畫演示：移位寄存器三、三、寄存器寄存器CPM0 M1邏輯功能說 明0 異步清零功能 =0時(shí)，無論其他輸入端為何值，移位寄存器立即清零，即Q3Q2Q1Q0=000010 0保持功能 =1，且M0=M1=0時(shí)，CP端輸入一個(gè)移位脈沖，寄存器保持原狀態(tài)不變11 1同步并行送數(shù)功能 =1，且M0=M1=1時(shí)，CP端輸入一個(gè)移位脈沖，寄存器并行送入數(shù)據(jù)，即則Q3Q2Q1Q0=D3D2D1D011 0右移串行送數(shù)功能 =1，且M0=1，M1=0時(shí)，CP端輸入一個(gè)移位脈沖，可依次把加在DSR、QA、QB、QC端的數(shù)據(jù)各右移一位（DR數(shù)據(jù)移到原QA位置）10 1左移串行送數(shù)功能 =1，且M0=0，M1=1時(shí)，CP端輸入一個(gè)移位脈沖，可依次把加在QB、QC、QD、DSL端的數(shù)據(jù)各左移一位（DSL數(shù)據(jù)移到原QD位置）集成移位寄存器74LS194具有清零、保持、送數(shù)、右移及左移功能，見下表【課堂練習(xí)課堂練習(xí)】第四節(jié)第四節(jié) 時(shí)序邏輯電路時(shí)序邏輯電路 設(shè)圖中各觸發(fā)器的初始狀態(tài)均為0，試畫出在CP作用下各觸發(fā)器的Q端波形?！菊n堂小結(jié)課堂小結(jié)】第四節(jié)第四節(jié) 時(shí)序邏輯電路時(shí)序邏輯電路l常用的時(shí)序邏輯電路有寄存器和計(jì)數(shù)器等。l計(jì)數(shù)器是一種能對輸入脈沖進(jìn)行累計(jì)計(jì)數(shù)的邏輯器件，除了計(jì)數(shù) 功能之外，還具有分頻、定時(shí)等功能，廣泛地應(yīng)用于各種數(shù)字系 統(tǒng)和數(shù)字計(jì)算機(jī)中。計(jì)數(shù)器有二進(jìn)制和十進(jìn)制、異步和同步等類 別。l寄存器是一種能夠存放數(shù)碼或以二進(jìn)制代碼形式表示的信息。移 位寄存器具有數(shù)碼寄存和移位兩種功能?！菊n后作業(yè)課后作業(yè)】第四節(jié)第四節(jié) 時(shí)序邏輯電路時(shí)序邏輯電路