《數(shù)字電子技術(shù)試題及答案題庫.doc》由會員分享，可在線閱讀，更多相關(guān)《數(shù)字電子技術(shù)試題及答案題庫.doc（63頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、數(shù)字電子技術(shù)試卷姓名：_ _ 班級：_ 考號：_ 成績：_本試卷共 6 頁，滿分100 分；考試時間：90 分鐘；考試方式：閉卷題 號一二三四（1）四（2）四（3）四（4）總 分得 分一、填空題（每空1分，共20分）1.有一數(shù)碼10010011，作為自然二進(jìn)制數(shù)時，它相當(dāng)于十進(jìn)制數(shù)（ ），作為8421BCD碼時，它相當(dāng)于十進(jìn)制數(shù)（ ）。2.三態(tài)門電路的輸出有高電平、低電平和（ ）3種狀態(tài)。3TTL與非門多余的輸入端應(yīng)接（ ）。 4TTL集成JK觸發(fā)器正常工作時，其和端應(yīng)接（ ）電平。5. 已知某函數(shù)，該函數(shù)的反函數(shù)=（ ）。 6. 如果對鍵盤上108個符號進(jìn)行二進(jìn)制編碼，則至少要（ ）位二進(jìn)制

2、數(shù)碼。7. 典型的TTL與非門電路使用的電路為電源電壓為（ ）V，其輸出高電平為（ ）V，輸出低電平為（ ）V， CMOS電路的電源電壓為（ ） V 。874LS138是3線8線譯碼器，譯碼為輸出低電平有效，若輸入為A2A1A0=110時，輸出 應(yīng)為（ ）。9將一個包含有32768個基本存儲單元的存儲電路設(shè)計16位為一個字節(jié)的ROM。該ROM有（ ）根地址線，有（ ）根數(shù)據(jù)讀出線。10. 兩片中規(guī)模集成電路10進(jìn)制計數(shù)器串聯(lián)后，最大計數(shù)容量為（ ）位。11. 下圖所示電路中， Y1ABY1Y2Y3（ ）；Y2 （ ）；Y3 （ ）。12. 某計數(shù)器的輸出波形如圖1所示，該計數(shù)器是（ ）進(jìn)制計數(shù)

3、器。13驅(qū)動共陽極七段數(shù)碼管的譯碼器的輸出電平為（ ）有效。二、單項選擇題（本大題共15小題，每小題2分，共30分）（在每小題列出的四個備選項中只有一個是最符合題目要求的，請將其代碼填寫在題后的括號內(nèi)。錯選、多選或未選均無分。）1.函數(shù)F(A,B,C)=AB+BC+AC的最小項表達(dá)式為( ) 。AF(A,B,C)=m（0，2，4） B. (A,B,C)=m（3，5，6，7）CF(A,B,C)=m（0，2，3，4） D. F(A,B,C)=m（2，4，6，7）28線3線優(yōu)先編碼器的輸入為I0I7 ，當(dāng)優(yōu)先級別最高的I7有效時，其輸出的值是（ ）。A111 B. 010 C. 000 D. 101

4、3十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（ ）個。 A16 B.2 C.4 D.84. 有一個左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入固定接0，在4個移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是（ ）。 A. 1011-0110-1100-1000-0000 B. 1011-0101-0010-0001-0000 C. 1011-1100-1101-1110-1111 D. 1011-1010-1001-1000-01115已知74LS138譯碼器的輸入三個使能端（E1=1， E2A = E2B=0）時，地址碼A2A1A0=011，則輸出 Y7 Y0是( ) 。 A. 11111101

5、 B. 10111111 C. 11110111 D. 111111116. 一只四輸入端或非門，使其輸出為1的輸入變量取值組合有( )種。A15B8 C7D17. 隨機(jī)存取存儲器具有( )功能。A.讀/寫 B.無讀/寫 C.只讀 D.只寫8N個觸發(fā)器可以構(gòu)成最大計數(shù)長度（進(jìn)制數(shù)）為( )的計數(shù)器。000001010011100101110111 A.N B.2N C.N2 D.2N9某計數(shù)器的狀態(tài)轉(zhuǎn)換圖如下，其計數(shù)的容量為( )A 八 B. 五 C. 四 D. 三10已知某觸發(fā)的特性表如下（A、B為觸發(fā)器的輸入）其輸出信號的邏輯表達(dá)式為( )。ABQn+1說明00Qn保持010置0101置1

6、11Qn翻轉(zhuǎn)A Qn+1 A B. C. D. Qn+1 B11 有一個4位的D/A轉(zhuǎn)換器，設(shè)它的滿刻度輸出電壓為10V，當(dāng)輸入數(shù)字量為1101時，輸出電壓為（ ）。A 8.125V B.4V C. 6.25V D.9.375V12函數(shù)F=AB+BC，使F=1的輸入ABC組合為( )AABC=000BABC=010 CABC=101DABC=11013已知某電路的真值表如下，該電路的邏輯表達(dá)式為( )。A B. C DABCYABCY0000100000111011010011010111111114四個觸發(fā)器組成的環(huán)行計數(shù)器最多有( )個有效狀態(tài)。 A.4 B. 6 C. 8 D. 16 三

7、、判斷說明題（本大題共2小題，每小題5分，共10分）（判斷下列各題正誤，正確的在題后括號內(nèi)打“”，錯誤的打“”。）1、邏輯變量的取值，比大。（ ）2、D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小（ ）。 3八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8個。（ ）4、因為邏輯表達(dá)式A+B+AB=A+B成立，所以AB=0成立。（ ）5、利用反饋歸零法獲得N進(jìn)制計數(shù)器時，若為異步置零方式，則狀態(tài)SN只是短暫的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（ ）6在時間和幅度上都斷續(xù)變化的信號是數(shù)字信號，語音信號不是數(shù)字信號。（ ）7.約束項就是邏輯函數(shù)中不允許出現(xiàn)的變量取值組合，用卡諾圖化簡時，可

8、將約束項當(dāng)作1，也可當(dāng)作 0。（ ）8時序電路不含有記憶功能的器件。（ ）9計數(shù)器除了能對輸入脈沖進(jìn)行計數(shù)，還能作為分頻器用。（ ）10優(yōu)先編碼器只對同時輸入的信號中的優(yōu)先級別最高的一個信號編碼. （ ）四、綜合題（共30分）1對下列Z函數(shù)要求：（1）列出真值表；（2）用卡諾圖化簡；（3）畫出化簡后的邏輯圖。（8分）Z= BC=0（）真值表 （2分） (2)卡諾圖化簡（2分） (3) 表達(dá)式（2分） 邏輯圖（2分） 2試用3線8線譯碼器74LS138和門電路實現(xiàn)下列函數(shù)。（8分） Z（A、B、C）=AB+C STAY7Y5Y6Y4Y3Y2Y1Y0STCSTBA0A1A274LS138 374L

9、S161是同步4位二進(jìn)制加法計數(shù)器，其邏輯功能表如下，試分析下列電路是幾進(jìn)制計數(shù)器，并畫出其狀態(tài)圖。（8分）74LS161邏輯功能表CTPCTTCPQ3 Q2 Q1 Q00111CR LD CTP CTT D3 D2 D1 D0Q3 Q2 Q1 Q0CO74LS161CPCP&“1”“1”“1”101110101 0 0 0 0D3 D2 D1 D0Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0 加法計數(shù)4觸發(fā)器電路如下圖所示，試根據(jù)CP及輸入波形畫出輸出端Q1 、Q2 的波形。設(shè)各觸發(fā)器的初始狀態(tài)均為“0”（6分）。CPAQ1Q2數(shù)字電子技術(shù)A卷標(biāo)準(zhǔn)答案一、填空題（每空1分，共20分）1. 1

10、47 ， 93 2. 高阻 3 高電平或懸空 4 高 5. = 6. 7 7. 5 ， 3.6 ，0.35 ， 318 8 10111111 9 11 ，16 10. 100 11. Y1A B； Y2A B + A B；Y3A B13. 5 14低 二、選擇題（共30分，每題2分）123456789101112131415ACCACAADBCADCDB三、判斷題（每題2分，共20分）12345678910四、綜合題（共30分，每題10分）1解：（）真值表 （2分） (2)卡諾圖化簡（2分） A B C10BCA010010111111 Z 0 0 0 0 0 0 1 1 0 1 0 1 0

11、1 1 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 ( 3 ) 表達(dá)式（2分， ( 4 ) 邏輯圖（2分）=11ZCBA Z=AB+C BC=0 2 解：Z（A、B、C）=AB+C=AB(C+)+C（B+）STAY7Y5Y6Y4Y3Y2Y1Y0STCSTBA0A1A274LS138CBA“1”&Z=ABC+AB+BC+C= m 1+ m 3+ m 6+ m 7= （4分）（4分）CR LD CTP CTT D3 D2 D1 D0Q3 Q2 Q1 Q0CO74LS161CPCP&“1”“1”“1”3解：1當(dāng)74LS161從0000開始順序計數(shù)到1010時，與非門輸出“0”，清零信

12、號到來，異步清零。（2分）2該電路構(gòu)成同步十進(jìn)制加法計數(shù)器。（2分）00000001100110001010001101110010010101100100876542319103狀態(tài)圖（4分）CPAQ1Q24Q1、Q2的波形各3分。數(shù)字電子技術(shù)試卷姓名：_ _ 班級：_ 考號：_ 成績：_本試卷共 6 頁，滿分100 分；考試時間：90 分鐘；考試方式：閉卷題 號一二三四（1）四（2）四（3）四（4）總 分得 分一、填空題（每空1分，共20分）1.有一數(shù)碼10010011，作為自然二進(jìn)制數(shù)時，它相當(dāng)于十進(jìn)制數(shù)（ ），作為8421BCD碼時，它相當(dāng)于十進(jìn)制數(shù)（ ）。2.三態(tài)門電路的輸出有高電平

13、、低電平和（ ）3種狀態(tài)。3TTL與非門多余的輸入端應(yīng)接（ ）。 4TTL集成JK觸發(fā)器正常工作時，其和端應(yīng)接（ ）電平。5. 已知某函數(shù)，該函數(shù)的反函數(shù)=（ ）。 6. 如果對鍵盤上108個符號進(jìn)行二進(jìn)制編碼，則至少要（ ）位二進(jìn)制數(shù)碼。7. 典型的TTL與非門電路使用的電路為電源電壓為（ ）V，其輸出高電平為（ ）V，輸出低電平為（ ）V， CMOS電路的電源電壓為（ ） V 。874LS138是3線8線譯碼器，譯碼為輸出低電平有效，若輸入為A2A1A0=110時，輸出 應(yīng)為（ ）。9將一個包含有32768個基本存儲單元的存儲電路設(shè)計16位為一個字節(jié)的ROM。該ROM有（ ）根地址線，有（

14、 ）根數(shù)據(jù)讀出線。10. 兩片中規(guī)模集成電路10進(jìn)制計數(shù)器串聯(lián)后，最大計數(shù)容量為（ ）位。11. 下圖所示電路中， Y1ABY1Y2Y3（ ）；Y2 （ ）；Y3 （ ）。12. 某計數(shù)器的輸出波形如圖1所示，該計數(shù)器是（ ）進(jìn)制計數(shù)器。13驅(qū)動共陽極七段數(shù)碼管的譯碼器的輸出電平為（ ）有效。二、單項選擇題（本大題共15小題，每小題2分，共30分）（在每小題列出的四個備選項中只有一個是最符合題目要求的，請將其代碼填寫在題后的括號內(nèi)。錯選、多選或未選均無分。）1.函數(shù)F(A,B,C)=AB+BC+AC的最小項表達(dá)式為( ) 。AF(A,B,C)=m（0，2，4） B. (A,B,C)=m（3，5

15、，6，7）CF(A,B,C)=m（0，2，3，4） D. F(A,B,C)=m（2，4，6，7）28線3線優(yōu)先編碼器的輸入為I0I7 ，當(dāng)優(yōu)先級別最高的I7有效時，其輸出的值是（ ）。A111 B. 010 C. 000 D. 1013十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（ ）個。 A16 B.2 C.4 D.84. 有一個左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入固定接0，在4個移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是（ ）。 A. 1011-0110-1100-1000-0000 B. 1011-0101-0010-0001-0000 C. 1011-1100-1101-111

16、0-1111 D. 1011-1010-1001-1000-01115已知74LS138譯碼器的輸入三個使能端（E1=1， E2A = E2B=0）時，地址碼A2A1A0=011，則輸出 Y7 Y0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 111111116. 一只四輸入端或非門，使其輸出為1的輸入變量取值組合有( )種。A15B8 C7D17. 隨機(jī)存取存儲器具有( )功能。A.讀/寫 B.無讀/寫 C.只讀 D.只寫8N個觸發(fā)器可以構(gòu)成最大計數(shù)長度（進(jìn)制數(shù)）為( )的計數(shù)器。000001010011100101110111 A.N B.2N

17、 C.N2 D.2N9某計數(shù)器的狀態(tài)轉(zhuǎn)換圖如下，其計數(shù)的容量為( )A 八 B. 五 C. 四 D. 三10已知某觸發(fā)的特性表如下（A、B為觸發(fā)器的輸入）其輸出信號的邏輯表達(dá)式為( )。ABQn+1說明00Qn保持010置0101置111Qn翻轉(zhuǎn)A Qn+1 A B. C. D. Qn+1 B11 有一個4位的D/A轉(zhuǎn)換器，設(shè)它的滿刻度輸出電壓為10V，當(dāng)輸入數(shù)字量為1101時，輸出電壓為（ ）。A 8.125V B.4V C. 6.25V D.9.375V12函數(shù)F=AB+BC，使F=1的輸入ABC組合為( )AABC=000BABC=010 CABC=101DABC=11013已知某電路的

18、真值表如下，該電路的邏輯表達(dá)式為( )。A B. C DABCYABCY0000100000111011010011010111111114四個觸發(fā)器組成的環(huán)行計數(shù)器最多有( )個有效狀態(tài)。 A.4 B. 6 C. 8 D. 16 三、判斷說明題（本大題共2小題，每小題5分，共10分）（判斷下列各題正誤，正確的在題后括號內(nèi)打“”，錯誤的打“”。）1、邏輯變量的取值，比大。（ ）2、D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越?。?）。 3八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8個。（ ）4、因為邏輯表達(dá)式A+B+AB=A+B成立，所以AB=0成立。（ ）5、利用反饋歸零法獲得N進(jìn)

19、制計數(shù)器時，若為異步置零方式，則狀態(tài)SN只是短暫的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（ ）6在時間和幅度上都斷續(xù)變化的信號是數(shù)字信號，語音信號不是數(shù)字信號。（ ）7.約束項就是邏輯函數(shù)中不允許出現(xiàn)的變量取值組合，用卡諾圖化簡時，可將約束項當(dāng)作1，也可當(dāng)作 0。（ ）8時序電路不含有記憶功能的器件。（ ）9計數(shù)器除了能對輸入脈沖進(jìn)行計數(shù)，還能作為分頻器用。（ ）10優(yōu)先編碼器只對同時輸入的信號中的優(yōu)先級別最高的一個信號編碼. （ ）四、綜合題（共30分）1對下列Z函數(shù)要求：（1）列出真值表；（2）用卡諾圖化簡；（3）畫出化簡后的邏輯圖。（8分）Z= BC=0（）真值表 （2分） (2)卡諾圖

20、化簡（2分） (3) 表達(dá)式（2分） 邏輯圖（2分） 2試用3線8線譯碼器74LS138和門電路實現(xiàn)下列函數(shù)。（8分） Z（A、B、C）=AB+C STAY7Y5Y6Y4Y3Y2Y1Y0STCSTBA0A1A274LS138 374LS161是同步4位二進(jìn)制加法計數(shù)器，其邏輯功能表如下，試分析下列電路是幾進(jìn)制計數(shù)器，并畫出其狀態(tài)圖。（8分）74LS161邏輯功能表CTPCTTCPQ3 Q2 Q1 Q00111CR LD CTP CTT D3 D2 D1 D0Q3 Q2 Q1 Q0CO74LS161CPCP&“1”“1”“1”101110101 0 0 0 0D3 D2 D1 D0Q3 Q2 Q

21、1 Q0Q3 Q2 Q1 Q0 加法計數(shù)4觸發(fā)器電路如下圖所示，試根據(jù)CP及輸入波形畫出輸出端Q1 、Q2 的波形。設(shè)各觸發(fā)器的初始狀態(tài)均為“0”（6分）。CPAQ1Q2數(shù)字電子技術(shù)A卷標(biāo)準(zhǔn)答案一、填空題（每空1分，共20分）1. 147 ， 93 2. 高阻 3 高電平或懸空 4 高 5. = 6. 7 7. 5 ， 3.6 ，0.35 ， 318 8 10111111 9 11 ，16 10. 100 11. Y1A B； Y2A B + A B；Y3A B13. 5 14低 二、選擇題（共30分，每題2分）123456789101112131415ACCACAADBCADCDB三、判斷題

22、（每題2分，共20分）12345678910四、綜合題（共30分，每題10分）1解：（）真值表 （2分） (2)卡諾圖化簡（2分） A B C10BCA010010111111 Z 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 ( 3 ) 表達(dá)式（2分， ( 4 ) 邏輯圖（2分）=11ZCBA Z=AB+C BC=0 2 解：Z（A、B、C）=AB+C=AB(C+)+C（B+）STAY7Y5Y6Y4Y3Y2Y1Y0STCSTBA0A1A274LS138CBA“1”&Z=ABC+AB+BC+C= m 1+ m 3+ m

23、6+ m 7= （4分）（4分）CR LD CTP CTT D3 D2 D1 D0Q3 Q2 Q1 Q0CO74LS161CPCP&“1”“1”“1”3解：1當(dāng)74LS161從0000開始順序計數(shù)到1010時，與非門輸出“0”，清零信號到來，異步清零。（2分）2該電路構(gòu)成同步十進(jìn)制加法計數(shù)器。（2分）00000001100110001010001101110010010101100100876542319103狀態(tài)圖（4分）CPAQ1Q24Q1、Q2的波形各3分。一、填空題：（每空3分，共15分）1邏輯函數(shù)有四種表示方法，它們分別是（ 真值表、）、（ 邏輯圖式 ）、（ 、邏輯表達(dá) ）和（ 卡諾

24、圖 ）。2將2004個“1”異或起來得到的結(jié)果是（ ）。3由555定時器構(gòu)成的三種電路中，（ ）和（ ）是脈沖的整形電路。4TTL器件輸入腳懸空相當(dāng)于輸入（ ）電平。5基本邏輯運(yùn)算有: （ ）、（ ）和（ ）運(yùn)算。6采用四位比較器對兩個四位數(shù)比較時，先比較（ ）位。7觸發(fā)器按動作特點(diǎn)可分為基本型、（ ）、（ ）和邊沿型；8如果要把一寬脈沖變換為窄脈沖應(yīng)采用 （ ） 觸發(fā)器9目前我們所學(xué)的雙極型集成電路和單極型集成電路的典型電路分別是（ ）電路和（ ）電路。10施密特觸發(fā)器有（ ）個穩(wěn)定狀態(tài).，多諧振蕩器有（ ）個穩(wěn)定狀態(tài)。11數(shù)字系統(tǒng)按組成方式可分為 、 兩種；12兩二進(jìn)制數(shù)相加時，不考慮低位

25、的進(jìn)位信號是 （ ） 加器。13不僅考慮兩個_相加，而且還考慮來自_相加的運(yùn)算電路，稱為全加器。14時序邏輯電路的輸出不僅和_有關(guān)，而且還與_有關(guān)。15計數(shù)器按CP脈沖的輸入方式可分為_和_。16觸發(fā)器根據(jù)邏輯功能的不同，可分為_、_、_、_、_等。17根據(jù)不同需要，在集成計數(shù)器芯片的基礎(chǔ)上，通過采用_、_、_等方法可以實現(xiàn)任意進(jìn)制的技術(shù)器。184. 一個 JK 觸發(fā)器有 個穩(wěn)態(tài)，它可存儲 位二進(jìn)制數(shù)。 19若將一個正弦波電壓信號轉(zhuǎn)換成同一頻率的矩形波，應(yīng)采用 電路。20 把JK觸發(fā)器改成T觸發(fā)器的方法是 。21N個觸發(fā)器組成的計數(shù)器最多可以組成 進(jìn)制的計數(shù)器。22基本RS觸發(fā)器的約束條件是

26、。23對于JK觸發(fā)器，若，則可完成 T 觸發(fā)器的邏輯功能；若，則可完成 D 觸發(fā)器的邏輯功能。二數(shù)制轉(zhuǎn)換（5分）：1、（）（）（）2、（）（）（）3、（）（）（ ）4、（）原碼（）反碼=( )補(bǔ)碼5、（）原碼（）反碼=( )補(bǔ)碼三函數(shù)化簡題：（5分）1、化簡等式，給定約束條件為：2 用卡諾圖化簡函數(shù)為最簡單的與或式（畫圖）。 四畫圖題：（5分）1試畫出下列觸發(fā)器的輸出波形 (設(shè)觸發(fā)器的初態(tài)為0)。 (12分) 1. 2.3.2已知輸入信號X，Y，Z的波形如圖3所示，試畫出的波形。圖3 波形圖五分析題（30分）1、分析如圖所示組合邏輯電路的功能。2試分析如圖3所示的組合邏輯電路。 (15分)1）

27、. 寫出輸出邏輯表達(dá)式；2）. 化為最簡與或式；3). 列出真值表；4). 說明邏輯功能。3. 七、分析如下時序電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖。（）圖4474161組成的電路如題37圖所示，分析電路，并回答以下問題 （1）畫出電路的狀態(tài)轉(zhuǎn)換圖（Q3Q2Q1Q0）； （2）說出電路的功能。（74161的功能見表） 題37圖六設(shè)計題：（30分）1要求用與非門設(shè)計一個三人表決用的組合邏輯電路圖，只要有2票或3票同意，表決就通過（要求有真值表等）。2. 試用JK觸發(fā)器和門電路設(shè)計一個十三進(jìn)制的計數(shù)器, 并檢查設(shè)計的電路能否自啟動。(14分)七（10分）試說

28、明如圖 5所示的用555 定時器構(gòu)成的電路功能，求出U T+ 、U T- 和U T ，并畫出其輸出波形。 （10分） 圖5答案：一填空題1 真值表、邏輯圖、邏輯表達(dá)式、卡諾圖；20；3施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器4高5與 、或 、非6最高7同步型 、主從型 ；8積分型單穩(wěn)態(tài)9TTL 、 CMOS ;10兩、0 ；11功能擴(kuò)展電路、功能綜合電路 ；12半 13本位（低位），低位進(jìn)位14該時刻輸入變量的取值，該時刻電路所處的狀態(tài)15同步計數(shù)器，異步計數(shù)器16RS觸發(fā)器 ，T觸發(fā)器 ，JK觸發(fā)器 ，T觸發(fā)器，D觸發(fā)器17反饋歸零法，預(yù)置數(shù)法，進(jìn)位輸出置最小數(shù)法18兩 ， 一 19多諧振蕩器 20J=K

29、=T212n22RS=0二數(shù)制轉(zhuǎn)換（）：1、（）（）（）2、（）（）（）3、（）（）（ ）4、（）原碼（）反碼=( )補(bǔ)碼5、（）原碼（）反碼=( )補(bǔ)碼三化簡題： ：1、利用摩根定律證明公式=+=BABABABA反演律（摩根定律）：2、畫出卡諾圖化簡得 四畫圖題：2 五分析題20分）11、寫出表達(dá)式2、畫出真值表3、當(dāng)輸入A、B、C中有2個或3個為1時，輸出Y為1，否則輸出Y為0。所以這個電路實際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。2 （1）邏輯表達(dá)式（2）最簡與或式：（3） 真值表A B C Y1Y20 0 0000 0 1100 1 0100 1 1011 0

30、 0101 0 1 011 1 0011 1 111（4）邏輯功能為：全加器。3. ）據(jù)邏輯圖寫出電路的驅(qū)動方程： ） 求出狀態(tài)方程：） 寫出輸出方程：C） 列出狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖或時序圖：5) 從以上看出，每經(jīng)過16個時鐘信號以后電路的狀態(tài)循環(huán)變化一次；同時，每經(jīng)過16個時鐘脈沖作用后輸出端C輸出一個脈沖，所以，這是一個十六進(jìn)制記數(shù)器，C端的輸出就是進(jìn)位。 CP Q3 Q2 Q1 Q0 等效十進(jìn)制數(shù) C 0 0 0 0 0 0 0 1 0 0 0 1 1 0 2 0 0 1 0 2 0 15 1 1 1 1 15 016 0 0 0 0 0 0解：（1）狀態(tài)轉(zhuǎn)換表：Qn3Qn2Qn1Qn

31、0Qn+13Qn+12Qn+11Qn+10000000010001001000100011001101000100010101010110011001110111100010001001100110101010101110110000狀態(tài)轉(zhuǎn)換圖：000000010010001101000101011001111000100110101011Q3Q2Q1Q0（2）功能：11進(jìn)制計數(shù)器。從0000開始計數(shù)，當(dāng)Q3Q2Q1Q0 為1011時，通過與非門異步清零，完成一個計數(shù)周期。六設(shè)計題：1.1、畫出真值表2寫出表達(dá)式3畫出邏輯圖2.解：根據(jù)題意，得狀態(tài)轉(zhuǎn)換圖如下：所以：能自啟動。因為：七, , ，

32、波形如圖5 所示 圖 5 數(shù)字電子技術(shù)基礎(chǔ)試題（一） 一、填空題 : （每空1分，共10分） 1 (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 邏輯函數(shù)L = + A+ B+ C +D = 。 3 . 三態(tài)門輸出的三種狀態(tài)分別為： 、 和 。 4 . 主從型JK觸發(fā)器的特性方程 = 。 5 . 用4個觸發(fā)器可以存儲 位二進(jìn)制數(shù)。 6 . 存儲容量為4K8位的RAM存儲器，其地址線為 條、數(shù)據(jù)線為 條。 二、選擇題： (選擇一個正確的答案填入括號內(nèi)，每題3分，共30分 ) 1.設(shè)圖1中所有觸發(fā)器的初始狀態(tài)皆為0，找出圖中觸發(fā)器在時鐘信號作用下,輸出電壓波形恒為0的是：（ ）

33、圖。 圖 1 2.下列幾種TTL電路中，輸出端可實現(xiàn)線與功能的電路是（ ）。 A、或非門 B、與非門 C、異或門 D、OC門 3.對CMOS與非門電路，其多余輸入端正確的處理方法是（ ）。 A、通過大電阻接地（1.5K） B、懸空 C、通過小電阻接地（1K） D、通過電阻接V CC 4.圖2所示電路為由555定時器構(gòu)成的（ ）。 A、施密特觸發(fā)器 B、多諧振蕩器 C、單穩(wěn)態(tài)觸發(fā)器 D、T觸發(fā)器 5.請判斷以下哪個電路不是時序邏輯電路（ ）。圖2A、計數(shù)器 B、寄存器C、譯碼器 D、觸發(fā)器 6下列幾種A/D轉(zhuǎn)換器中，轉(zhuǎn)換速度最快的是（ ）。 圖2 A、并行A/D轉(zhuǎn)換器 B、計數(shù)型A/D轉(zhuǎn)換器 C

34、、逐次漸進(jìn)型A/D轉(zhuǎn)換器 D、雙積分A/D轉(zhuǎn)換器 7某電路的輸入波形 u I 和輸出波形 u O 如圖 3所示，則該電路為（ ）。 圖3 A、施密特觸發(fā)器 B、反相器 C、單穩(wěn)態(tài)觸發(fā)器 D、JK觸發(fā)器 8要將方波脈沖的周期擴(kuò)展10倍，可采用（ ）。 A、10級施密特觸發(fā)器 B、10位二進(jìn)制計數(shù)器 C、十進(jìn)制計數(shù)器 D、10位D/A轉(zhuǎn)換器 9、已知邏輯函數(shù) 與其相等的函數(shù)為（ ）。 A、 B、 C、 D、 10、一個數(shù)據(jù)選擇器的地址輸入端有3個時，最多可以有（ ）個數(shù)據(jù)信號輸出。 A、4 B、6 C、8 D、16 三、邏輯函數(shù)化簡 （每題5分，共10分） 1、用代數(shù)法化簡為最簡與或式 Y= A

35、+ 2、用卡諾圖法化簡為最簡或與式 Y= + C +A D，約束條件：A C + A CD+AB=0 四、分析下列電路。 （每題6分，共12分） 1、寫出如圖4所示電路的真值表及最簡邏輯表達(dá)式。 圖 4 2、寫出如圖5所示電路的最簡邏輯表達(dá)式。 圖 5 五、判斷如圖 6所示電路的邏輯功能。若已知 u B =-20V，設(shè)二極管為理想二極管，試根據(jù) u A 輸入波形，畫出 u 0 的輸出波形 （8分） t 圖 6 六、用如圖 7所示的8選1數(shù)據(jù)選擇器CT74LS151實現(xiàn)下列函數(shù)。（8分） Y（A,B,C,D）=m(1,5,6,7,9,11,12,13,14) 圖 7 七、用 4位二進(jìn)制計數(shù)集成芯

36、片CT74LS161采用兩種方法實現(xiàn)模值為10的計數(shù)器，要求畫出接線圖和全狀態(tài)轉(zhuǎn)換圖。（CT74LS161如圖8所示，其LD端為同步置數(shù)端，CR為異步復(fù)位端）。（10分） 圖 8 八、電路如圖 9所示，試寫出電路的激勵方程，狀態(tài)轉(zhuǎn)移方程，求出Z 1 、Z 2 、Z 3 的輸出邏輯表達(dá)式，并畫出在CP脈沖作用下，Q 0 、Q 1 、Z 1 、Z 2 、Z 3 的輸出波形。 （設(shè) Q 0 、Q 1 的初態(tài)為0。） （12分） 數(shù)字電子技術(shù)基礎(chǔ)試題（一）參考答案 一、填空題 : 1 (30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16 。 2 . 1。 3 . 高電平、

37、低電平和高阻態(tài)。 4 . 。 5 . 四。 6 . 12、 8 二、選擇題： 1.C 2.D 3.D 4.A 5.C 6.A 7.C 8.C 9.D 10.C 三、邏輯函數(shù)化簡 1、Y=A+B 2、用卡諾圖圈0的方法可得：Y=（ +D）（A+ ）（ + ） 四、 1、 該電路為三變量判一致電路，當(dāng)三個變量都相同時輸出為1，否則輸出為0。 2、 B =1， Y = A ， B =0 Y 呈高阻態(tài)。 五、 u 0 = u A u B ,輸出波形 u 0 如圖 10所示: 圖 10 六、如圖 11所示： D 圖11 七、接線如圖 12所示： 圖 12 全狀態(tài)轉(zhuǎn)換圖如圖 13 所示： （ a ） （

38、b ） 圖 13 八、 ， ， 波形如圖 14所示： 數(shù)字電子技術(shù)基礎(chǔ)試題（二） 一、填空題 : (每空1分，共10分) 1八進(jìn)制數(shù) (34.2 ) 8 的等值二進(jìn)制數(shù)為（ ） 2 ； 十進(jìn)制數(shù) 98 的 8421BCD 碼為（ ） 8421BCD 。 2 . TTL 與非門的多余輸入端懸空時，相當(dāng)于輸入 電平。 3 .圖15所示電路 中 的最簡邏輯表達(dá)式為 。 圖 15 4. 一個 JK 觸發(fā)器有 個穩(wěn)態(tài)，它可存儲 位二進(jìn)制數(shù)。 5. 若將一個正弦波電壓信號轉(zhuǎn)換成同一頻率的矩形波，應(yīng)采用 電路。 6. 常用邏輯門電路的真值表如表1所示，則 F 1 、 F 2 、 F 3 分別屬于何種常用邏輯

39、門。 表 1 A B F 1 F 2 F 3 0 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 1 F 1 ；F 2 ；F 3 。 二、選擇題： (選擇一個正確答案填入括號內(nèi)，每題3分，共30分 ) 1、 在四變量卡諾圖中，邏輯上不相鄰的一組最小項為：（ ） A、m 1 與m 3 B、m 4 與m 6 C、m 5 與m 13 D、m 2 與m 8 2、 L=AB+C 的對偶式為：（ ） A 、 A+BC ； B 、（ A+B ） C ； C 、 A+B+C ； D 、 ABC ； 3、半加器和的輸出端與輸入端的邏輯關(guān)系是 （ ） A、 與非 B、或非 C、 與或非 D

40、、異或 4、 TTL 集成電路 74LS138 是 / 線譯碼器，譯碼器為輸出低電平有效，若輸入為 A 2 A 1 A 0 =101 時，輸出： 為（ ）。 A . 00100000 B. 11011111 C.11110111 D. 00000100 5、屬于組合邏輯電路的部件是（ ）。 A、編碼器 B、寄存器 C、觸發(fā)器 D、計數(shù)器 6存儲容量為8K8位的ROM存儲器，其地址線為（ ）條。 A、8 B、12 C、13 D、14 7、一個八位D/A轉(zhuǎn)換器的最小電壓增量為0.01V,當(dāng)輸入代碼為10010001時，輸出電壓為（ ）V。 A、1.28 B、1.54 C、1.45 D、1.56 8

41、、T觸發(fā)器中，當(dāng)T=1時，觸發(fā)器實現(xiàn)（ ）功能。 A、置1 B、置0 C、計數(shù) D、保持 9、指出下列電路中能夠把串行數(shù)據(jù)變成并行數(shù)據(jù)的電路應(yīng)該是（ ）。 A、JK觸發(fā)器 B、3/8線譯碼器 C、移位寄存器 D、十進(jìn)制計數(shù)器 10、只能按地址讀出信息，而不能寫入信息的存儲器為（ ）。 A、 RAM B、ROM C、 PROM D、EPROM 三、將下列函數(shù)化簡為最簡與或表達(dá)式（本題 10分） 1. （代數(shù)法） 2、 F 2 （ A,B,C,D）=m (0,1,2,4,5,9)+d (7,8,10,11,12,13)（卡諾圖法） 四、分析如圖 16所示電路，寫出其真值表和最簡表達(dá)式。（10分） 五、試設(shè)計一個碼檢驗電路，當(dāng)輸入的四位二進(jìn)制數(shù) A、B、C、D為8421BCD碼時，輸出Y為1，否則Y為0。（要求寫出設(shè)計步驟并畫電路圖） （10分） 六、分析如圖17所示電路的功能，寫出驅(qū)動方程、