《計(jì)算機(jī)組成原理課后習(xí)題答案第五版白中英.doc》由會(huì)員分享，可在線閱讀，更多相關(guān)《計(jì)算機(jī)組成原理課后習(xí)題答案第五版白中英.doc（39頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

計(jì)算機(jī)組成原理 第五版 習(xí)題答案 計(jì)算機(jī)組成原理 第五版 習(xí)題答案 第一章 1 第二章 3 第三章 14 第四章 19 第五章 21 第六章 27 第七章 31 第八章 34 第九章 36 1 第一章 1． 模擬計(jì)算機(jī)的特點(diǎn)是數(shù)值由連續(xù)量來(lái)表示，運(yùn)算過(guò)程也是連續(xù)的。數(shù)字計(jì)算機(jī)的主要特 點(diǎn)是按位運(yùn)算，并且不連續(xù)地跳動(dòng)計(jì)算。模擬計(jì)算機(jī)用電壓表示數(shù)據(jù)，采用電壓組合和 測(cè)量值的計(jì)算方式，盤(pán)上連線的控制方式，而數(shù)字計(jì)算機(jī)用數(shù)字 0 和 1 表示數(shù)據(jù)，采用 數(shù)字計(jì)數(shù)的計(jì)算方式，程序控制的控制方式。數(shù)字計(jì)算機(jī)與模擬計(jì)算機(jī)相比，精度高， 數(shù)據(jù)存儲(chǔ)量大，邏輯判斷能力強(qiáng)。 2． 數(shù)字計(jì)算機(jī)可分為專用計(jì)算機(jī)和通用計(jì)算機(jī)，是根據(jù)計(jì)算機(jī)的效率、速度、價(jià)格、運(yùn)行 的經(jīng)濟(jì)性和適應(yīng)性來(lái)劃分的。 3． 科學(xué)計(jì)算、自動(dòng)控制、測(cè)量和測(cè)試、信息處理、教育和衛(wèi)生、家用電器、人工智能。 4． 主要設(shè)計(jì)思想是：采用存儲(chǔ)程序的方式，編制好的程序和數(shù)據(jù)存放在同一存儲(chǔ)器中，計(jì) 算機(jī)可以在無(wú)人干預(yù)的情況下自動(dòng)完成逐條取出指令和執(zhí)行指令的任務(wù)；在機(jī)器內(nèi)部， 指令和數(shù)據(jù)均以二進(jìn)制碼表示,指令在存儲(chǔ)器中按執(zhí)行順序存放。主要組成部分有：:運(yùn) 算器、邏輯器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備。 5． 存儲(chǔ)器所有存儲(chǔ)單元的總數(shù)稱為存儲(chǔ)器的存儲(chǔ)容量。每個(gè)存儲(chǔ)單元都有編號(hào)，稱為單元 地址。如果某字代表要處理的數(shù)據(jù)，稱為數(shù)據(jù)字。如果某字為一條指令，稱為指令字。 6． 計(jì)算機(jī)硬件可直接執(zhí)行的每一個(gè)基本的算術(shù)運(yùn)算或邏輯運(yùn)算操作稱為一條指令，而解算 某一問(wèn)題的一串指令序列，稱為程序。 7． 取指周期中從內(nèi)存讀出的信息流是指令流，而在執(zhí)行器周期中從內(nèi)存讀出的信息流是數(shù) 據(jù)流。 8． 半導(dǎo)體存儲(chǔ)器稱為內(nèi)存，存儲(chǔ)容量更大的磁盤(pán)存儲(chǔ)器和光盤(pán)存儲(chǔ)器稱為外存，內(nèi)存和外 存共同用來(lái)保存二進(jìn)制數(shù)據(jù)。運(yùn)算器和控制器合在一起稱為中央處理器，簡(jiǎn)稱 CPU，它 用來(lái)控制計(jì)算機(jī)及進(jìn)行算術(shù)邏輯運(yùn)算。適配器是外圍設(shè)備與主機(jī)聯(lián)系的橋梁，它的作用 相當(dāng)于一個(gè)轉(zhuǎn)換器，使主機(jī)和外圍設(shè)備并行協(xié)調(diào)地工作。 9． 計(jì)算機(jī)的系統(tǒng)軟件包括系統(tǒng)程序和應(yīng)用程序。系統(tǒng)程序用來(lái)簡(jiǎn)化程序設(shè)計(jì)，簡(jiǎn)化使用方 法，提高計(jì)算機(jī)的使用效率，發(fā)揮和擴(kuò)大計(jì)算機(jī)的功能用用途；應(yīng)用程序是用戶利用計(jì) 算機(jī)來(lái)解決某些問(wèn)題而編制的程序。 10． 在早期的計(jì)算機(jī)中，人們是直接用機(jī)器語(yǔ)言來(lái)編寫(xiě)程序的，這種程序稱為手編程序 或目的程序；后來(lái)，為了編寫(xiě)程序方便和提高使用效率，人們使用匯編語(yǔ)言來(lái)編寫(xiě)程序， 稱為匯編程序；為了進(jìn)一步實(shí)現(xiàn)程序自動(dòng)化和便于程序交流，使不熟悉具體計(jì)算機(jī)的人 也能很方便地使用計(jì)算機(jī)，人們又創(chuàng)造了算法語(yǔ)言，用算法語(yǔ)言編寫(xiě)的程序稱為源程序， 源程序通過(guò)編譯系統(tǒng)產(chǎn)生編譯程序，也可通過(guò)解釋系統(tǒng)進(jìn)行解釋執(zhí)行；隨著計(jì)算機(jī)技術(shù) 的日益發(fā)展，人們又創(chuàng)造出操作系統(tǒng)；隨著計(jì)算機(jī)在信息處理、情報(bào)檢索及各種管理系 統(tǒng)中應(yīng)用的發(fā)展，要求大量處理某些數(shù)據(jù)，建立和檢索大量的表格，于是產(chǎn)生了數(shù)據(jù)庫(kù) 管理系統(tǒng)。 11． 第一級(jí)是微程序設(shè)計(jì)級(jí)，這是一個(gè)實(shí)在的硬件級(jí)，它由機(jī)器硬件直接執(zhí)行微指令； 第二級(jí)是一般機(jī)器級(jí)，也稱為機(jī)器語(yǔ)言級(jí)，它由程序解釋機(jī)器指令系統(tǒng)；第三級(jí)是操作 系統(tǒng)級(jí)，它由操作系統(tǒng)實(shí)現(xiàn)；第四級(jí)是匯編語(yǔ)言級(jí)，它給程序人員提供一種符號(hào)形式語(yǔ) 言，以減少程序編寫(xiě)的復(fù)雜性；第五級(jí)是高級(jí)語(yǔ)言級(jí)，它是面向用戶的，為方便用戶編 寫(xiě)應(yīng)用程序而設(shè)置的。用一系列的級(jí)來(lái)組成計(jì)算機(jī)的接口對(duì)于掌握計(jì)算機(jī)是如何組成的 提供了一種好的結(jié)構(gòu)和體制，而且用這種分級(jí)的觀點(diǎn)來(lái)設(shè)計(jì)計(jì)算機(jī)對(duì)保證產(chǎn)生一個(gè)良好 的系統(tǒng)結(jié)構(gòu)也是很有幫助的。 12． 因?yàn)槿魏尾僮骺梢杂绍浖?lái)實(shí)現(xiàn)，也可以由硬件來(lái)實(shí)現(xiàn)；任何指令的執(zhí)行可以由硬 件完成，也可以由軟件來(lái)完成。實(shí)現(xiàn)這種轉(zhuǎn)化的媒介是軟件與硬件的邏輯等價(jià)性。 13． 計(jì)算機(jī)應(yīng)用和應(yīng)用計(jì)算機(jī)在概念上是不等價(jià)的。 計(jì)算機(jī)應(yīng)用是計(jì)算機(jī)學(xué)科與其他學(xué)科相結(jié)合的交叉學(xué)科，是計(jì)算機(jī)學(xué)科的組成部分，分 為數(shù)值計(jì)算和非數(shù)值應(yīng)用兩大領(lǐng)域。 應(yīng)用計(jì)算機(jī)是借助計(jì)算機(jī)為實(shí)現(xiàn)特定的信息系統(tǒng)功能的手段。在計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu) 中，應(yīng)用計(jì)算機(jī)是多級(jí)計(jì)算機(jī)系統(tǒng)層次結(jié)構(gòu)的最終目標(biāo)，是高級(jí)語(yǔ)言級(jí)之上的服務(wù)層次。 38 第二章 1．（1） -35 =（?100011）2 [-35]原 = 10100011 [-35]補(bǔ) = 11011100 [-35]反 = 11011101 （2）  [127]原＝01111111 [127]反＝01111111 [127]補(bǔ)＝01111111 （3） -127 =（?1111111）2 [-127]原 = 11111111 [-127]補(bǔ) = 10000001 [-127]反 = 10000000 （4） -1 =（?00000001）2 [-1]原 = 10000001 [-1]補(bǔ) = 11111111 [-1]反 = 11111110 2．[x]補(bǔ) = a0. a1a2…a6 解法一、 （1） 若 a0 = 0, 則 x > 0, 也滿足 x > -0.5 此時(shí) a1→a6 可任意 （2） 若 a0 = 1, 則 x <= 0, 要滿足 x > -0.5, 需 a1 = 1 即 a0 = 1, a1 = 1, a2→a6 有一個(gè)不為 0 解法二、 -0.5 = -0.1(2) = -0.100000 = 1, 100000 （1） 若 x >= 0, 則 a0 = 0, a1→a6 任意即可 [x]補(bǔ) = x = a0. a1a2…a6 （2） 若 x < 0, 則 x > -0.5 只需-x < 0.5, -x > 0 [x]補(bǔ) = -x, [0.5]補(bǔ) = 01000000 即[-x]補(bǔ) < 01000000 a0 * a1 * a2 a6 + 1 < 01000000 a0 * a1 * a2 a6 < 00111111 a0 a1a2 a6 > 11000000 Es E1→E8 Ms M21 M0 即 a0a1 = 11, a2→a6 不全為 0 或至少有一個(gè)為 1（但不是“其余取 0”） 3．字長(zhǎng) 32 位浮點(diǎn)數(shù)，階碼 8 位，用移碼表示，尾數(shù) 23 位，用補(bǔ)碼表示，基為 2 （1） 最大的數(shù)的二進(jìn)制表示 E = 11111111 Ms = 0, M = 11…1（全 1） 1 11111111 01111111111111111111111 （2） 最小的二進(jìn)制數(shù) E = 11111111 Ms = 1, M = 00…0（全 0） 1 11111111 1000000000000000000000 （3） 規(guī)格化范圍 正最大 E = 11…1， M = 11…1， Ms = 0 7 8 個(gè) 22 個(gè) 即： 2 2 -1  (1- 2-22 ) 正最小 E = 00…0， M = 100…0， Ms = 0 8 個(gè) 21 個(gè) 7 -1 即： 2-2 2 負(fù)最大 E = 00…0， M = 011…1， Ms = 1 8 個(gè) 21 個(gè) 7 -1 -22 （最接近 0 的負(fù)數(shù)）即： -2-2 (2 + 2 ) 負(fù)最小 E = 11…1， M = 00…0， Ms =1 8 個(gè) 22 個(gè) 7 即： 22 -1 (-1) 7 規(guī)格化所表示的范圍用集合表示為： -27 1 2 1 22 2 -2 7 [ 2 2- , 2 - (1- 2- ) ] U [ 2 -1 (-1) , -2 7 (2-1 + 2-22 ) ] 4．在 IEEE754 標(biāo)準(zhǔn)中，一個(gè)規(guī)格化的 32 位浮點(diǎn)數(shù) x 的真值表示為： (-1)s X =  （1.M） 2-2 2E -127 （1）27/64=0.011011=1.1011 E= -2+127 = 125= 0111 1101 S= 0 M= 1011 0000 0000 0000 0000 000 最后表示為：0 01111101 10110000000000000000000 2-2 （2）-27/64=-0.011011=1.1011 E= -2+127 = 125= 0111 1101 S= 1 M= 1011 0000 0000 0000 0000 000 最后表示為：1 01111101 10110000000000000000000 5．（1）用變形補(bǔ)碼進(jìn)行計(jì)算： [x]補(bǔ)=00 11011 [y]補(bǔ)=00 00011 [x]補(bǔ) = 00 11011 [y]補(bǔ) = + 00 00011 [x+y]補(bǔ)= 00 11110 結(jié)果沒(méi)有溢出，x+y=11110 (2) [x]補(bǔ)=00 11011 [y]補(bǔ)=11 01011 [x]補(bǔ) = 00 11011 [y]補(bǔ) = + 11 01011 [x+y]補(bǔ)= 00 00110 結(jié)果沒(méi)有溢出，x+y=00110 （3）[x]補(bǔ)=11 01010 [y]補(bǔ)=11 111111 [x]補(bǔ) = 00 01010 [y]補(bǔ) = + 00 11111 [x+y]補(bǔ)= 11 01001 結(jié)果沒(méi)有溢出，x+y=?10111 6．[x-y]補(bǔ)=[x]補(bǔ)+[-y]補(bǔ) （1）[x]補(bǔ)=00 11011 [-y]補(bǔ)=00 11111 [x]補(bǔ) = 00 11011 [-y]補(bǔ) = + 00 11111 [x-y]補(bǔ)= 01 11010 結(jié)果有正溢出，x?y=11010 （2）[x]補(bǔ)=00 10111 [-y]補(bǔ)=11 00101 [x]補(bǔ) = 00 10111 [-y]補(bǔ) = + 11 00101 [x-y]補(bǔ)= 11 11100 結(jié)果沒(méi)有溢出，x?y=?00100 （3）[x]補(bǔ)=00 11011 [-y]補(bǔ)=00 10011 [x]補(bǔ) = 00 11011 [-y]補(bǔ) = + 00 10011 [x-y]補(bǔ)= 01 01110 結(jié)果有正溢出，x?y=10010 7．（1） 用原碼陣列乘法器： [x]原=0 11011 [y]原=1 11111 因符號(hào)位單獨(dú)考慮，|x|=11011 |y|=11111 1 1 0 1 1 ) 1 1 1 1 1 —————————————————————————— 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 0 0 0 1 0 1 [xy]原=1 1101000101 用補(bǔ)碼陣列乘法器： [x]補(bǔ)=0 11011 [y]補(bǔ)=1 00001 乘積符號(hào)位為：1 |x|=11011 |y|=11111 1 1 0 1 1 ) 1 1 1 1 1 —————————————————————————— 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 0 0 0 1 0 1 [xy]補(bǔ)=1 0010111011 (2) 用原碼陣列乘法器： [x]原=1 11111 [y]原=1 11011 因符號(hào)位單獨(dú)考慮，|x|=11111 |y|=11011 1 1 1 1 1 ) 1 1 0 1 1 —————————————————————————— 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 1 0 1 [xy]原=0 1101000101 用補(bǔ)碼陣列乘法器： [x]補(bǔ)=1 00001 [y]補(bǔ)=1 00101 乘積符號(hào)位為：1 |x|=11111 |y|=11011 1 1 1 1 1 ) 1 1 0 1 1 —————————————————————————— 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 1 0 1 [xy]補(bǔ)=0 1101000101 8．(1) [x]原=[x]補(bǔ)=0 11000 [-∣y∣]補(bǔ)=1 00001 被除數(shù) X 0 11000 +[-|y|]補(bǔ) 1 00001 ---------------------------------------------------- 余數(shù)為負(fù) 1 11001 →q0=0 左移 1 10010 +[|y|]補(bǔ) 0 11111 ---------------------------------------------------- 余數(shù)為正 0 10001 →q1=1 左移 1 00010 +[-|y|]補(bǔ) 1 00001 ---------------------------------------------------- 余數(shù)為正 0 00011 →q2=1 左移 0 00110 +[-|y|]補(bǔ) 1 00001 ---------------------------------------------------- 余數(shù)為負(fù) 1 00111 →q3=0 左移 0 01110 +[|y|]補(bǔ) 0 11111 ---------------------------------------------------- 余數(shù)為負(fù) 1 01101 →q4=0 左移 0 11010 +[|y|]補(bǔ) 0 11111 ---------------------------------------------------- 余數(shù)為負(fù) 1 11001 →q5=0 +[|y|]補(bǔ) 0 11111 ---------------------------------------------------- 余數(shù) 0 11000 故 [xy]原=1.11000 即 xy= ?0.11000 余數(shù)為 0 11000 (2) [∣x∣]補(bǔ)=0 01011 [-∣y∣]補(bǔ)=1 00111 被除數(shù) X 0 01011 +[-|y|]補(bǔ) 1 00111 ---------------------------------------------------- 余數(shù)為負(fù) 1 10010 →q0=0 左移 1 00100 +[|y|]補(bǔ) 0 11001 ---------------------------------------------------- 余數(shù)為負(fù) 1 11101 →q1=0 左移 1 11010 +[|y|]補(bǔ) 0 11001 ---------------------------------------------------- 余數(shù)為正 0 10011 →q2=1 左移 1 00110 +[-|y|]補(bǔ) 1 00111 ---------------------------------------------------- 余數(shù)為正 0 01101 →q3=1 左移 0 11010 +[-|y|]補(bǔ) 1 00111 ---------------------------------------------------- 余數(shù)為正 0 00001 →q4=1 左移 0 00010 +[-|y|]補(bǔ) 1 00111 ---------------------------------------------------- 余數(shù)為負(fù) 1 01001 →q5=0 +[|y|]補(bǔ) 0 11001 ---------------------------------------------------- 余數(shù) 0 00010 xy= ?0.01110 余數(shù)為 0 00010 9．(1) x = 2-011*0.100101, y = 2-010*(-0.011110) [x]浮 = 11101,0.100101 [y]浮 = 11110,-0.011110 Ex-Ey = 11101+00010=11111 [x]浮 = 11110,0.010010(1) x+y 0 0. 0 1 0 0 1 0 (1) + 1 1. 1 0 0 0 1 0 1 1. 1 1 0 1 0 0 (1) 規(guī)格化處理: 1.010010 階碼 11100 x+y= 1.010010*2-4 = 2-4*-0.101110 x-y 0 0. 0 1 0 0 1 0 (1) + 0 0. 0 1 1 1 1 0 0 0 1 1 0 0 0 0 (1) 規(guī)格化處理: 0.110000 階碼 11110 x-y=2-2*0.110001 (2) x = 2-101*(-0.010110), y = 2-100*0.010110 [x]浮= 11011,-0.010110 [y]浮= 11100,0.010110 Ex-Ey = 11011+00100 = 11111 [x]浮= 11100,1.110101(0) x+y 1 1. 1 1 0 1 0 1 + 0 0. 0 1 0 1 1 0 0 0. 0 0 1 0 1 1 規(guī)格化處理: 0.101100 階碼 11010 x+y= 0.101100*2-6 x-y 1 1.1 1 0 1 0 1 + 1 1.1 0 1 0 1 0 1 1.0 1 1 1 1 1 規(guī)格化處理: 1.011111 階碼 11100 x-y=-0.100001*2-4 10．(1) Ex = 0011, Mx = 0.110100 Ey = 0100, My = 0.100100 Ez = Ex+Ey = 0111 Mx*My 0. 1 1 0 1 * 0.1 0 0 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 1 1 1 0 1 0 1 規(guī)格化： 26*0.111011 (2) Ex = 1110, Mx = 0.011010 Ey = 0011, My = 0.111100 Ez = Ex-Ey = 1110+1101 = 1011 [Mx]補(bǔ) = 00.011010 [My]補(bǔ) = 00.111100, [-My]補(bǔ) = 11.000100 0 0 0 1 1 0 1 0 +[-My] 1 1 0 0 0 1 0 0 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 0 0 +[My] 0 0 1 1 1 1 0 0 1 1 1 1 1 0 0 0 0.0 1 1 1 1 0 0 0 0 +[My] 0 0 1 1 1 1 0 0 0 0 1 0 1 1 0 0 0.01 0 1 0 1 1 0 0 0 +[-My] 1 1 0 0 0 1 0 0 0 0 0 1 1 1 0 0 0.011 0 0 1 1 1 0 0 0 +[-My] 1 1 0 0 0 1 0 0 1 1 1 1 1 1 0 0 0.0110 1 1 1 1 1 0 0 0 +[My] 0 0 1 1 1 1 0 0 0 0 1 1 0 1 0 0 0.01101 0 1 1 0 1 0 0 0 +[-My] 1 1 0 00 1 0 0 0 0 1 0 1 10 0 0.01101 11． 商 = 0.110110*2-6, 余數(shù)=0.101100*2-6 4 位加法器如上圖， Ci = Ai Bi + Ai Ci-1 + Bi Ci-1 = Ai Bi + ( Ai + Bi )Ci-1 = Ai Bi + ( Ai Bi )Ci-1 (1)串行進(jìn)位方式 C2 = G2+P2C1 G2 = A2B2 P2 = A2⊕B2 C3 = G3+P3C2 G3 = A3B3 P3 = A3⊕B3 C4 = G4+P4C3 G4 = A4B4 P4 = A4⊕B4 C1 = G1+P1C0 其中：G1 = A1B1 P1 = A1⊕B1（A1＋B1 也對(duì)） (2)并行進(jìn)位方式 C1 = G1+P1C0 C2 = G2+P2G1+P2P1C0 C3 = G3+P3G2+P3P2G1+P3P2P1C0 C4 = G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0 12．(1)組成最低四位的 74181 進(jìn)位輸出為： C4 = Cn+4 = G+PCn = G+PC0， C0 為向第 0 位進(jìn)位 其中，G = y3+y2x3+y1x2x3+y0x1x2x3，P = x0x1x2x3，所以 C5 = y4+x4C4 C6 = y5+x5C5 = y5+x5y4+x5x4C4 (2)設(shè)標(biāo)準(zhǔn)門(mén)延遲時(shí)間為 T，“與或非”門(mén)延遲時(shí)間為 1.5T，則進(jìn)位信號(hào) C0，由最低位傳 送至 C6 需經(jīng)一個(gè)反相器、兩級(jí)“與或非”門(mén)，故產(chǎn)生 C0 的最長(zhǎng)延遲時(shí)間為 T+2*1.5T = 4T (3)最長(zhǎng)求和時(shí)間應(yīng)從施加操作數(shù)到 ALU 算起：第一片 74181 有 3 級(jí)“與或非”門(mén)（產(chǎn) 生控制參數(shù) x0, y0, Cn+4），第二、三片 74181 共 2 級(jí)反相器和 2 級(jí)“與或非”門(mén)（進(jìn) 位鏈），第四片 74181 求和邏輯（1 級(jí)與或非門(mén)和 1 級(jí)半加器，設(shè)其延遲時(shí)間為 3T）， 故總的加法時(shí)間為： t0 = 3*1.5T+2T+2*1.5T+1.5T+3T = 14T 13．設(shè)余三碼編碼的兩個(gè)運(yùn)算數(shù)為 Xi 和 Yi，第一次用二進(jìn)制加法求和運(yùn)算的和數(shù)為 Si’，進(jìn) 位為 Ci+1’，校正后所得的余三碼和數(shù)為 Si，進(jìn)位為 Ci+1，則有： Xi = Xi3Xi2Xi1Xi0 Yi = Yi3Yi2Yi1Yi0 Si’ = Si3’Si2’Si1’Si0’ Ci+1 si3 si2 si1 si0  十進(jìn)校正 FA FA FA FA +3V si3 si2 si1 si0 FA FA FA FA 二進(jìn)加法 Xi3 Yi3 Xi2 Yi2 Xi1 Yi1 Xi0 Yi0 當(dāng) Ci+1’ = 1 時(shí)，Si = Si’+0011 當(dāng) Ci+1’ = 0 時(shí)，Si = Si’+1101  并產(chǎn)生 Ci+1 根據(jù)以上分析，可畫(huà)出余三碼編碼的十進(jìn)制加法器單元電路如圖所示。 14． Si=AiBiCi+ AiBiCi+ AiBiCi+ AiBiCi 圖如下： Si ≥1 & Ai Bi Ci 15．設(shè)計(jì)思想：電路由三部分構(gòu)成：ALU 完成定點(diǎn)加減法運(yùn)算和邏輯運(yùn)算，專用的陣列乘 法器完成乘法運(yùn)算，專用的陣列除法器完成除法操作。邏輯圖可參考主教材圖 2.7 和圖 2.9。 16．設(shè)計(jì)思想：因?yàn)橛邪朔N運(yùn)算，所以控制信號(hào)采用三位，S0,S1,S2。加法和減法操作利用 4 位補(bǔ)碼加減法器完成；加 1 操作可以單獨(dú)設(shè)計(jì)電路實(shí)現(xiàn)，也可以將被加數(shù)強(qiáng)制為＋1 利用 加減法器實(shí)現(xiàn)；傳送操作可以利用加減法器實(shí)現(xiàn)，第二加數(shù)強(qiáng)制為 0；邏輯乘和取反操作可 設(shè)計(jì)單獨(dú)的邏輯運(yùn)算電路，用與門(mén)和反相器實(shí)現(xiàn)；取補(bǔ)電路單獨(dú)設(shè)計(jì)，參見(jiàn)主教材圖 2.6； 乘法操作可單獨(dú)設(shè)計(jì)高速乘法器，電路參見(jiàn)主教材圖 2.7。 17. 設(shè)計(jì)思想：將 74181 的 S3～S0 及 M 等五個(gè)控制信號(hào)縮減為 S2～S0 三根信號(hào)，主教材 表 2.5（功能表中的算術(shù)運(yùn)算和邏輯運(yùn)算相應(yīng)進(jìn)行簡(jiǎn)化，去除冗余操作和可替代操作： 000: 邏輯 0 001: AB 010: A+B 011: A⊕B 100: A 加 B 101: A 減 B 減 1 110: A 加 A 111: A 其中，000～011 為四種邏輯運(yùn)算，100～111 為四種算術(shù)運(yùn)算。根據(jù)功能表可以很容易地設(shè) 計(jì)出簡(jiǎn)化的函數(shù)發(fā)生器。 第三章 1. (1) 220 * 32 = 4M字節(jié) 8 1024K * 32 (2) = 2 * 4 = 8片 512K * 8 (3)1 位地址作芯片選擇 2. (1) 226 / 224 =4（塊） (2) ( 224 / 222 )(64 位/8 位)=32（片） (3)主存共需 DRAM 芯片為：432=128 (片) 每個(gè)內(nèi)存條有 32 片 DRAM 芯片，容量為 16M64 位，需 24 根地址線(A23~A0)完成內(nèi) 存條內(nèi)存儲(chǔ)單元尋址。一共有 4 塊內(nèi)存條，采用 2 根高位地址線(A25~A24)，通過(guò) 2：4 譯 碼器譯碼產(chǎn)生片選信號(hào)對(duì)各模塊板進(jìn)行選擇。 3. (1)根據(jù)題意，存儲(chǔ)總?cè)萘繛?64KB，故地址總線需 16 位。現(xiàn)使用 16K*8 位 DRAM 芯片， 共需 16 片。芯片本身地址線占 14 位，所以采用位并聯(lián)與地址串聯(lián)相結(jié)合的方法來(lái)組成整 個(gè)存儲(chǔ)器，其組成邏輯圖如圖所示，其中使用一片 2：4 譯碼器。 (2)根據(jù)已知條件，CPU 在 1us 內(nèi)至少訪存一次，而整個(gè)存儲(chǔ)器的平均讀/寫(xiě)周期為 0.5us， 如果采用集中刷新，有 64us 的死時(shí)間，肯定不行 如果采用分散刷新，則每 1us 只能訪存一次，也不行所以采用異步式刷新方式。 假定 16K*1 位的 DRAM 芯片用 128*128 矩陣存儲(chǔ)元構(gòu)成，刷新時(shí)只對(duì) 128 行進(jìn)行異步方 式刷新，則刷新間隔為 2ms/128 = 15.6us，可取刷新信號(hào)周期 15us。 刷新一遍所用時(shí)間＝15us128＝1.92ms CS3 CS2 CS1 CS0 A13~A0 D0~D7 2：4 譯碼器 A14 A15 1024K * 32 4. (1) = 32片 128K * 8 (2) A0?A16 CPU D0?D31 A17?A19 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 3:8譯碼器 (3)如果選擇一個(gè)行地址進(jìn)行刷新，刷新地址為 A0-A8，因此這一行上的 2048 個(gè)存儲(chǔ)元同 時(shí)進(jìn)行刷新，即在 8ms 內(nèi)進(jìn)行 512 個(gè)周期。刷新方式可采用：在 8ms 中進(jìn)行 512 次刷 新操作的集中刷新方式，或按 8ms/512 = 15.5us 刷新一次的異步刷新方式。 5. 所設(shè)計(jì)的存儲(chǔ)器單元數(shù)為 1M，字長(zhǎng)為 32，故地址長(zhǎng)度為 20 位（A19~A0），所用芯片存 儲(chǔ)單元數(shù)為 256K，字長(zhǎng)為 16 位，故占用的地址長(zhǎng)度為 18 位（A17~A0）。由此可用位并 聯(lián)方式與地址串聯(lián)方式相結(jié)合的方法組成組成整個(gè)存儲(chǔ)器，共 8 片 RAM 芯片，并使用一 片 2：4 譯碼器。其存儲(chǔ)器結(jié)構(gòu)如圖所示。 A19 Y0 A Y1 18 Y2 Y3  CS 0 ~ CS 3  D31  ?D16  (高16位) CPU  256k *16 256k *16 CS 0 CS 0 CS1 W / R W / R CS1 CS 2 CS 2 CS 3 A17?A16 CS 3 W / R 6.（1）系統(tǒng) 16 位數(shù)據(jù)，所以數(shù)據(jù)寄存器 16 位 （2）系統(tǒng)地址 128K＝217，所以地址寄存器 17 位 （3） 共需要 8 片 （4） 組成框圖如下 D15?D0(低16位) CPU 地址 寄存器 32K *8 32K *8 32K *8 32K *8 32K *8 32K *8 32K *8 32K *8 數(shù)據(jù) 寄存器 CS3 CS2 CS1 CS0 2:4 譯碼器 7.(1)組內(nèi)地址用 A12~A0  A15 A16  CS0 ~ CS3 (2)小組譯碼器使用 3：8 譯碼器 (3)RAM1~RAM5 各用兩片 8K*8 的芯片位并聯(lián)連接 ROM RAM1 RAM2 RAM3 RAM4 RAM5 0000H 4000H 6000H 8000H A000H C000H E000H ROM RAM 8K*8  RAM 8K*8  RAM 8K*8  RAM 8K*8 A0?A12 RAM 8K*8 CPU  RAM 8K*8  RAM 8K*8  RAM 8K*8  RAM 8K*8 D0?D15 RAM 8K*8 A13?A15 3:8譯碼器 8.順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出 m = 8 個(gè)字的信息總量都是： q = 64 位*8 = 512 位 順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出 8 個(gè)字所需的時(shí)間分別是： t1 = mT = 8*100ns = 8*10-7s 2 t = T + (m - 1)t = 100ns + 7 * 50ns = 450ns = 4.5 *10-7 ns 順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬分別是： W1 = q / t1 = 512 (8 *10-7 ) = 64 107 [位 / s] W2 = q / t2 = 512 (4.5 *10-7 ) = 113.8 107 [位 / s] 9. cache 的命中率 H =  N c N c + N m  = 2420 = 0.968 2420 + 80 r = Tm Tc cache/主存系統(tǒng)效率 e 為 = 240 = 6 40 e = 1 r + (1 - r)H *100% = 1 6 + (1 - 6) * 0.968 *100% = 86.2% 平均訪問(wèn)時(shí)間 Ta 為 T = Tc a e = 40ns 0.862ns = 46.4ns 10. h*tc+(1-h)*tm = ta h = ta - tm tc - tm = 50 - 200 = 93.75% 40 - 200 11.設(shè)取指周期為 T，總線傳送周期為τ，指令執(zhí)行時(shí)間為 t0 (1)t = (T+5τ+6t0)*80 = 80T+400τ+480 t0 (2) t = (T+7τ+8t0)*60 = 60T+420τ+480 t0 故不相等。 12.D 第四章 1.不合理。指令最好半字長(zhǎng)或單字長(zhǎng)，設(shè) 16 位比較合適。 2.70 條指令，所以操作碼至少為 7 位。 雙操作數(shù)指令格式可以為： 7 12 12 單操作數(shù)指令格式可以為： 7 25 無(wú)操作數(shù)指令格式可以為： 7 － 3.(1)RR 型指令 (2)寄存器尋址 (3)單字長(zhǎng)二地址指令 (4)操作碼字段 OP 可以指定 26=64 種操作 4.(1)雙字長(zhǎng)二地址指令，用于訪問(wèn)存儲(chǔ)器。操作碼字段可指定 64 種操作。 (2)RS 型指令，一個(gè)操作數(shù)在通用寄存器（共 16 個(gè)），另一個(gè)操作數(shù)在主存中。 (3)有效地址可通過(guò)變址尋址求得，即有效地址等于變址寄存器（共 16 個(gè)）內(nèi)容加上位移 量。 5.(1)雙操作數(shù)指令 (2)23=8 種尋址方式 (3)24=16 種操作 6.(1)直接尋址方式 (2)相對(duì)尋址方式 (3)變址尋址方式 (4)基址尋址方式 (5)間接尋址方式 (6)基址間接尋址方式 7.40 條指令至少需要操作碼字段 6 位，所以剩下的長(zhǎng)度為 26 位。主存的容量為 64M 字，則 設(shè)尋址模式（X）2 位，格式如下： 31 26 25 24 23 0 OP X D X= 0 0 直接尋址 有效地址 E=D X= 0 1 立即尋址 D 字段為立即數(shù) X= 1 0 變址尋址 有效地址 E= (RX)＋D （可尋址 64M 個(gè)存儲(chǔ)單元） X= 1 1 相對(duì)尋址 有效地址 E=（PC）＋D （可尋址 64M 個(gè)存儲(chǔ)單元） 其中 RX 為變址寄存器（32 位），PC 為程序計(jì)數(shù)器（32 位）。在相對(duì)尋址時(shí)，位移量 D 可正可負(fù)。 8.(1)50 種操作碼占 6 位，4 種尋址方式占 2 位。以單地址指令為例： OP（6） X（2） D（24） X = 00 寄存器尋址方式。D 字段實(shí)際使用 4 比特選擇 16 個(gè)通用寄存器。 X = 01 寄存器間接尋址方式。D 字段實(shí)際使用 4 比特選擇 16 個(gè)通用寄存器。E= (RX)。 X = 10 立即尋址方式。D 字段給出 24 位立即數(shù)。 X = 11 直接尋址方式。D 字段給出 24 位內(nèi)存地址。E = D。 (2) 尋址模式字段變成 3 位，可以支持更多的尋址方式?？稍黾酉鄬?duì)尋址方式，其有效地 址 E = PC+D；還可使用內(nèi)存間接尋址，此時(shí)有效地址 E = （D）。 9. 16 個(gè)通用寄存器占 4 位，64 種操作占 6 位，剩下 22 位用于存儲(chǔ)器地址， OP（6） R（4） D（22） 采用 R 為基址寄存器尋址，地址＝（R）＋D 當(dāng)基址最大，D 也是最大的時(shí)候，尋址能力最大 而寄存器是 32 位的， 故最大存儲(chǔ)空間是 232＋222 = 4GB＋4MB。 10. 表 4.9 的指令數(shù)為 29，則指令的操作碼至少為 5 位。設(shè)這些指令支持立即尋址、寄存器 尋址、直接尋址、堆棧尋址、相對(duì)尋址、內(nèi)存間接尋址、寄存器間接尋址、變址尋址、 基址尋址等 9 種尋址方式。并設(shè)計(jì)算機(jī)字長(zhǎng)為 32 位： 6 4 8 4 8 OP 目標(biāo)尋址方式 目標(biāo)操作數(shù) 源尋址方式 源操作數(shù) 11.C 12.(1)寄存器 (2)寄存器間接 (3)立即 (4)直接 (5)相對(duì)、基址、變址 第五章 1. （1）IR、(2)AR、(3)DR、通用寄存器 2. STO R1，(R2) PC->AR PC0, G, ARi M->DR DR->IR R/W =R DR0, G, ARi R2->AR R1->DR R20, G, ARi R10, G, DRi DR->M R/W =W 3. LAD (R3), R0 PC->AR M->DR DR->IR R3->AR M->DR R30, G, ARi DR->R0 R/W =R DR0, G, R0i 4. T1 T2 T3 T4 T5 SET D Q Q CLR SET D Q Q CLR C1 C2 R SET D Q Q CLR SET D Q Q CLR C3 C4 +5V 2 3 f SET Q Q CLR CLR C D S 5 脈沖 時(shí)鐘源 f 5.節(jié)拍脈沖 T1，T2，T3 的寬度實(shí)際上等于時(shí)鐘脈沖的周期或是它的倍數(shù)。此處 T1 = T2 = 200ns, 1 T3 = 400ns，所以主脈沖源的頻率應(yīng)為 f = = 5MHz 。 T 為了消除節(jié)拍脈沖上的毛刺，環(huán)形脈沖發(fā)生器采用移位寄存器形式。圖中畫(huà)出了題目要求 的邏輯電路圖與時(shí)序信號(hào)關(guān)系圖。根據(jù)時(shí)序信號(hào)關(guān)系，T1，T2，T3 三個(gè)節(jié)拍脈沖的邏輯表 達(dá)式如下： T1 = C1 * C2 T2 = C2 T3 = T1 T1 用與門(mén)實(shí)現(xiàn)，T2 和 T3 則用 C2 的 Q 端和 C1 的 Q 端加非門(mén)實(shí)現(xiàn)，其目的在于保持信號(hào)輸 出時(shí)延時(shí)間的一致性并與環(huán)形脈沖發(fā)生器隔離。 T3 T2 T1 Q Q Q Q Q Q R SET D CLR SET D CLR SET D CLR C1 C2 C3 +5V 2 3 f SET Q Q CLR CLR C D S 4 脈沖 時(shí)鐘源 f 1 2 3 4 5 6 f C4 C1 C2 C3 T1 T2 T3 6. (80 * 3 + 1) * 32 = 964字節(jié) 8 7. M = G S3 = H+D+F S2 = A+B+H+D+E+F+G S1 = A+B+F+G C = H+D+Ey+Fy+Gφ 8. 經(jīng)分析，（d, i, j）和（e, f, h）可分別組成兩個(gè)小組或兩個(gè)字段，然后進(jìn)行譯碼，可得六 個(gè)微命令信號(hào)，剩下的 a, b, c, g 四個(gè)微命令信號(hào)可進(jìn)行直接控制，其整個(gè)控制字段組成如 下： * * * * * * * * a b c g 01d 01e 10 i 10 f 11 j 11 h 9. P1 = 1，按 IR6、IR5 轉(zhuǎn)移 P2 = 1，按進(jìn)位 C 轉(zhuǎn)移 微地址轉(zhuǎn)移邏輯圖： μA8 μA7 μA6 Q Q Q Q Q Q S C1 C2 C3 D D D T2 μAR8 μAR7 μAR6 (1) IR6 IR5 T4 P P(2)  IR4 10. (1)將 C，D 兩個(gè)暫存器直接接到 ALU 的 A，B 兩個(gè)輸入端上。與此同時(shí)，除 C，D 外， 其余 7 個(gè)寄存器都雙向接到單總線上。 移位器 IR R0 MDR 1 ALU +1 PC R A B +1 M C R2 D R3 MAR (2) M?>MDR?>IR,PC+1 取指 測(cè)試 R1?>MDR M?>MDR?>C R2?>MDR M?>MDR?>D C+D?>MDR MDR?>M,R2?>D D+1?>R2 PC?>MAR 取源操作數(shù) 取目的操作數(shù) 加 存回 修改 送回繼指令地址 11. (1)假設(shè)判別測(cè)試字段中每一位作為一個(gè)判別標(biāo)志，那么由于有 4 個(gè)轉(zhuǎn)移條件，故該字段 為 4 位。下地址字段為 9 位，因?yàn)榭卮嫒萘繛?512 單元。微命令字段則是（48-4-9） =35 位。 (2)對(duì)應(yīng)上述微指令格式的微程序控制器邏輯框圖如圖所示。其中微地址寄存器對(duì)應(yīng)下地 址字，P 字段即為判別測(cè)試字段，控制字段即為微命令字段，后兩部分組成微指令寄 存器。地址轉(zhuǎn)移邏輯的輸入是指令寄存器的 OP 碼、各種狀態(tài)條件以及判別測(cè)試字段 所給的判別標(biāo)志（某一位為 1），其輸出修改微地址寄存器的適當(dāng)位數(shù)，從而實(shí)現(xiàn)微 程序的分支轉(zhuǎn)移。就是說(shuō)，此處微指令的后繼地址采用斷定方式。 指令寄存器IR OP 狀態(tài)條件 … 地址譯碼 控制存儲(chǔ)器 微地址寄存器 地址轉(zhuǎn)移 邏輯  微命令信號(hào) … P字段 控制字段 12. (1) 流水 線的操 作周 期應(yīng)按 各步 操作的 最大 時(shí)間來(lái) 考慮 ，即流 水線 時(shí)鐘周 期性 t = max{t i } = 100ns (2)遇到數(shù)據(jù)相關(guān)時(shí)，就停頓第 2 條指令的執(zhí)行，直到前面指令的結(jié)果已經(jīng)產(chǎn)生，因此至 少需要延遲 2 個(gè)時(shí)鐘周期。 (3)如果在硬件設(shè)計(jì)上加以改進(jìn)，如采用專用通路技術(shù)，就可使流水線不發(fā)生停頓。 13. (1)  空間S WB MEM EX  1 2 3 4 5 15 16 17 18 19 20 1 2 3 4 5 20 1 2 3 4 5 20 ID 1 2 3 4 5 … 20 IF 1 2 3 4 5 20 1 2 3 4 5 20 0 t1 t2 t3 t4 t5 t6 t7 t8 t9 t19 t20 時(shí)間T (2) H = n (K + n - 1)t = 20 (5 + 20 - 1) *100 *10-9 = 8.33 *106 條 / 秒 (3) S = Ts Tp = ntK (K + n - 1)t = 20 * 5 20 + 5 - 1 = 4.17 14. 空間S WB EX ID IF  I1 I2 I1 I2 I1 I2 I1 I2  非 流 水 線 時(shí) 時(shí)間T 間 1 2 3 4 5 6 7 8 圖 空間S WB  I1 I2  流 I3 I4 I5 水 EX ID IF I1 I1 I2 I1 I2 I3 I2 I3 I4 I3 I4 I5 I4 I5 I5 線 時(shí) 時(shí)間T 間 圖 1 2 3 4 5 6 7 8 如上兩圖所示，執(zhí)行相同的指令，在 8 個(gè)單位時(shí)間內(nèi)，流水計(jì)算機(jī)完成 5 條指令，而非 流水計(jì)算機(jī)只完成 2 條，顯然，流水計(jì)算機(jī)比非流水計(jì)算機(jī)有更高的吞吐量。 15. 證：設(shè) n 條指令，K 級(jí)流水，每次流水時(shí)間τ 則用流水實(shí)現(xiàn) Tp = Kτ+(n?1) τ Hp = n Tp 非流水實(shí)現(xiàn) Ts = Kτn Hs = n Ts n Hp = Tp = Ts = Knt = Kn = K Hs n Ts Tp Kt + (n -1)t K + n - 1 K - 1 + 1 n n->∞時(shí)， n=1 時(shí)， Hp - > Hs Hp = 1 ， 則可見(jiàn) n>1 時(shí) Ts>Tp，故流水線有更高吞吐量 Hs 16.(1)寫(xiě)后讀 RAW (2)讀后寫(xiě) WAR (3)寫(xiě)后寫(xiě) WAW 17.(1) 譯碼段 I1 I2 I2 I3 I4 I5 I6 I6 執(zhí)行段 I1 I2 I2 I4 I3 I5 I4 I3 I6 I3 I6 寫(xiě)回段 I1 I2 I 3 I4 I5 I6 取/存 加法器 乘法器 (2) I1 F I2 F  D E W D E E W I3 F I4 F D E E E W D E E W I5 F D E W I6 F D E E W 第六章 1. 單總線結(jié)構(gòu)：它是一組總線連接整個(gè)計(jì)算機(jī)系統(tǒng)的各大功能部件，各大部件之間的所有 的信息傳送都通過(guò)這組總線。其結(jié)構(gòu)如圖所示。單總線的優(yōu)點(diǎn)是允許 I/O 設(shè)備之間或 I/O 設(shè)備與內(nèi)存之間直接交換信息，只需 CPU 分配總線使用權(quán)，不需要 CPU 干預(yù)信息的交換。 所以總線資源是由各大功能部件分時(shí)共享的。單總線的缺點(diǎn)是由于全部系統(tǒng)部件都連接在 一組總線上，所以總線的負(fù)載很重，可能使其吞量達(dá)到飽和甚至不能勝任的程度。故多為 小型機(jī)和微型機(jī)采用。 系統(tǒng)總線 CPU 內(nèi)存 設(shè)備接 … 口 設(shè)備接 口 多總線結(jié)構(gòu)： 多總線系統(tǒng)結(jié)構(gòu)是通過(guò)橋，CPU 總線，系統(tǒng)總線和高速總線彼此相連，各 大部件的信息傳送不是只通過(guò)系統(tǒng)總線；體現(xiàn)了高速，中速，低速設(shè)備連接到不同的總線 上同時(shí)進(jìn)行工作，以提高總線的效率和吞吐量，而且處理器結(jié)構(gòu)的變化不影響高速總線。 2. (1)簡(jiǎn)化了硬件的設(shè)計(jì)。從硬件的角度看，面向總線是由總線接口代替了專門(mén)的 I/O 接口， 由總線規(guī)范給出了傳輸線和信號(hào)的規(guī)定，并對(duì)存儲(chǔ)器、I/O 設(shè)備和 CPU 如何掛在總線上 都作了具體的規(guī)定，所以，面向總線的微型計(jì)算機(jī)設(shè)計(jì)只要按照這些規(guī)定制作 CPU 插 件、存儲(chǔ)器插件以及 I/O 插件等，將它們連入總線即可工作，而不必考慮總線的詳細(xì)操 作。 (2)簡(jiǎn)化了系統(tǒng)結(jié)構(gòu)。整個(gè)系統(tǒng)結(jié)構(gòu)清晰，連線少，底板連線可以印刷化。 (3)系