《第二章 氧化》由會(huì)員分享，可在線閱讀，更多相關(guān)《第二章 氧化（95頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 第二篇 單項(xiàng)工藝1 熱處理和離子注入 第二章 熱氧化 Thermal OxidationJILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 1 SiO 2 的基本性質(zhì) SiO 2 的結(jié)構(gòu) SiO 2 的用途 氧化方式 干氧與濕氧 迪爾 格羅夫模型 本章內(nèi)容JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 硅工藝中的一系列重要硅基材料 SiO 2 絕緣柵 絕緣 介質(zhì)材料 Si 3 N 4 介質(zhì)材料 用作鈍化 掩蔽等 多晶硅 可以摻雜 導(dǎo)電 硅化物 導(dǎo)電 作為接觸和互連 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY TEM照片 單晶硅表面熱氧化所得二氧化硅薄膜 TEM是透射電子 顯微鏡 簡(jiǎn)稱透射電鏡 是把經(jīng)加速和聚集的電子束投射到非常薄 的樣品上 電子與樣品中的原子碰撞而改變方向 從而產(chǎn)生立體角 散射 散射角的大小與樣品的密度 厚度相關(guān) 因此可以形成明暗 不同的影像 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY SiO 2 的基本性質(zhì) 通常熱氧化生長(zhǎng)的SiO 2 是非晶的 熔點(diǎn) 1700 C 重量密度 2 27 g cm 3 原子密度 2 2 10 22 分子 cm 3 折射率 refractive index n 1 46 介電常數(shù) dielectric constant 3 9JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGYJILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 可以方便地利用光刻和刻蝕實(shí)現(xiàn)圖形轉(zhuǎn)移 可以作為多數(shù)雜質(zhì)摻雜的掩蔽 B P As Sb 優(yōu)秀的絕緣性能 10 16 cm E g 9 eV 很高的擊穿電場(chǎng) 10 7 V cm 體電學(xué)性能穩(wěn)定 穩(wěn)定 可重復(fù)制造的Si SiO 2 界面 SiO 2 的基本性質(zhì)JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 結(jié)晶形和非結(jié)晶形 無定形 二氧化硅都是Si O正四 面體結(jié)構(gòu)組成的 這些四面體通過各種不同的橋鍵氧 原子連接起來 形成各種不同狀態(tài)和結(jié)構(gòu)的二氧化 硅 微電子工藝中采用的二氧化硅薄膜是由熱氧化法 生長(zhǎng)的無定形結(jié)構(gòu) 長(zhǎng)程無序但短程有序 二氧化硅的結(jié)構(gòu)和性質(zhì)JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY SiO 2 的結(jié)構(gòu) 按結(jié)構(gòu)特點(diǎn)分為 結(jié)晶型 crystalline 石 英 水晶等 非晶型 無定型amorphous 橋鍵氧原子 位于四面體之間 為兩個(gè)硅原子所共有 的氧原子稱橋聯(lián)氧原子 非橋聯(lián)氧原子 只與一個(gè)四面體 硅原子 相連的氧 原子稱非橋聯(lián)氧原子 它還能接受一個(gè)電子以維持八 電子穩(wěn)定結(jié)構(gòu) 橋聯(lián)氧越少 非橋聯(lián)氧越多 二氧化硅網(wǎng)絡(luò)就越疏松 通常的二氧化硅膜的密度約為2 20g cm 3JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 網(wǎng)絡(luò)調(diào)節(jié)劑 網(wǎng)絡(luò)調(diào)節(jié)劑即間隙 式雜質(zhì) 處于Si O四面體網(wǎng)絡(luò) 空隙中孔洞位置 主要有Na K Pb Ca Ba等正離子 其特點(diǎn)是 離子半徑較大 多以氧化物形式 摻入SiO 2 膜 電離后 雜質(zhì)正離 子占據(jù)網(wǎng)絡(luò)空隙位置 而氧離子 進(jìn)入網(wǎng)絡(luò) 使得在一個(gè)橋聯(lián)氧處 出現(xiàn)兩個(gè)非橋聯(lián)氧 網(wǎng)絡(luò)形成劑 網(wǎng)絡(luò)形成劑即替位 式雜質(zhì) 在Si O四面體中可取 代硅原子并形成網(wǎng)絡(luò) 主要有B P Sb 等正離子 其特點(diǎn)是離子 半徑較與硅原子半徑相近或更 小 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 在無定形SiO 2 網(wǎng)絡(luò)中 硅在SiO 2 中的擴(kuò)散系數(shù)比 氧的擴(kuò)散系數(shù)小幾個(gè)數(shù)量級(jí) 在熱氧化法制備 的過程中 是氧或水汽等氧化劑穿過SiO 2 層 到達(dá)Si SiO 2 界面 與硅反應(yīng)生成SiO 2 而不 是硅向SiO 2 外表面運(yùn)動(dòng) 在表面與氧化劑反應(yīng) 生成SiO 2JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 非橋聯(lián)氧 橋聯(lián)氧 水晶 SiO 2 結(jié)構(gòu)JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 熱氧化生長(zhǎng) 水存在的情況 Si O Si Si O H H O Si 摻雜雜質(zhì) 取代Si 的位置 網(wǎng)絡(luò)形成體 B P 占據(jù)間隙位置 網(wǎng)絡(luò)變形體 金屬原子Na K 含雜質(zhì)的SiO 2 結(jié)構(gòu)JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY SiO 2 在IC中的應(yīng)用 0 8 nm 柵氧化層 離子注入掩蔽 隔離工藝 互連 層間 絕緣 介質(zhì)JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY SiO 2 的制備 熱氧化法 化學(xué)氣相淀積法 CVD 真空蒸發(fā)法 電化學(xué)陽(yáng)極氧化法 濺射法 離子注入法JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY SiO 2 的用途 保護(hù)器件免劃傷和隔離沾污 限制帶電載流子場(chǎng)區(qū)隔離 表面鈍化 柵氧或存儲(chǔ)器單元結(jié)構(gòu)中的介質(zhì)材料 摻雜中的注入掩蔽 金屬導(dǎo)電層間的介質(zhì)層JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY SiO 2 的用途 1 P 硅襯底 SiO 2 自然氧化層 目的 這種氧化層是沾污并且通常是不希望 的 有時(shí)用于存儲(chǔ)器存儲(chǔ)或膜的鈍化 在室溫下生長(zhǎng)速率是每小時(shí)15 到最大40 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY P 硅襯底 SiO 2 SiO 2 的應(yīng)用1 柵氧化層 目的 用作MOS晶體管柵和源漏之間的介質(zhì) 通常柵氧化膜厚度從大約20 到幾百 干熱氧化 是優(yōu)選的生長(zhǎng)方法 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 制備深亞微米器件的柵氧層非常薄 30 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY P 硅襯底 SiO 2 SiO 2 的應(yīng)用2 場(chǎng)氧化層 目的 用作單個(gè)晶體管之間的隔離阻擋層使它們 彼此隔離 通常場(chǎng)氧化膜厚度從2500 到15000 濕氧氧化 是優(yōu)選的生長(zhǎng)方法 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY P 硅襯底 SiO 2 SiO 2 的應(yīng)用3 阻擋層氧化 目的 保護(hù)有源器件和硅免受后續(xù)工藝的影響 熱生長(zhǎng)幾百埃的厚度 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY P 硅襯底 SiO 2 SiO 2 的應(yīng)用4 摻雜阻擋層 目的 作為摻雜或注入雜質(zhì)到硅片中的掩蔽材 料 通過選擇性擴(kuò)散摻雜物擴(kuò)散到硅片未被掩蔽的區(qū) 域 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGYJILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY SiO 2 的應(yīng)用5 墊氧層 當(dāng)?shù)柚苯映练e在硅襯底上時(shí) 界面存在極大 應(yīng)力和界面態(tài)密度 多采用Si 3 N 4 SiO 2 Si 結(jié)構(gòu) 場(chǎng)氧化時(shí) SiO 2 會(huì)有軟化現(xiàn)象 可消除氮化硅與 襯底之間的應(yīng)力 通常采用熱氧化生成 厚度很 薄 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY P 硅襯底 SiO 2 的應(yīng)用6 注入屏蔽氧化層 目的 用于減小注入溝道和損傷 熱生長(zhǎng) JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY SiO 2 的應(yīng)用7 金屬層間絕緣阻擋層 目的 用于金屬連線間的保護(hù)層 在集成電路制備中 電極引線和器件之間 往往有一種絕緣材料 工藝上大 多采用SiO2作為這一層絕緣材料 使得器件之間 電極 引線之間絕緣 隔離相鄰金屬層之間電連接的絕緣材 料 金屬線傳導(dǎo)信號(hào) 介質(zhì)層則保證信號(hào)不受臨近金屬 線影響 通常采用CVD 方法制備 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 熱生長(zhǎng)SiO 2 的各種運(yùn)用對(duì)厚度有不同要求 下表總結(jié)了對(duì)不同要求二氧化硅厚度的范圍 半導(dǎo)體應(yīng)用 典型的氧化物厚度 柵氧 0 18 m 工藝 20 60 電容器的電介質(zhì) 5 100 摻雜掩蔽的氧化物 400 1200 依賴于摻雜劑 注入能量 時(shí)間和溫度 STI 隔離氧化物 150 LOCOS 墊氧 200 500 場(chǎng)氧 2500 15000JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY Si SiO 2 界面以及氧化層陷阱的特性 SiO 2 和Si SiO 2 界面都包含有各種各樣的電荷和 陷阱 這些電荷對(duì)在底層硅中制造的器件的特 性具有深刻的影響 有四種類型的電荷存在于 氧化層內(nèi)部或在SiO 2 和Si SiO 2 界面附近 a 界面陷阱電荷Q it b 固定氧化層電荷Q f c 移動(dòng)離子電荷Q m d 大量氧化層陷阱電荷Q otJILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 界面陷阱電荷Q it 即存在于Si SiO 2 界面處 的電荷 在此處這些電荷可以和硅中的移動(dòng) 載流子 電子和空穴 進(jìn)行交換 從而改變它 們的帶電狀態(tài) Q it 取決于氧化溫度 爐子環(huán) 境 濕或干 氧氣分壓以及硅襯底晶向 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 固定氧化層電荷Q f 存在于Si SiO 2 界面處 35 的范圍內(nèi) Si SiO 2 界面位于硅和SiO 2 之 間被稱為過渡區(qū)的地方 Q f 的值取決于氧化 環(huán)境 水或氧氣 氧化溫度 硅晶向 降 溫速率 降溫環(huán)境以及隨后的退火周期 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 移動(dòng)離子電荷Q m 一般是由于堿金屬離子的存 在而引起的這種類型的電荷即存在于柵 金 屬或多晶硅 SiO 2 界面 最初它們經(jīng)常會(huì)進(jìn) 入氧化層 也存在于Si SiO 2 界面 在該區(qū) 域中它們?cè)谡妶?chǎng)的作用下向柵極漂移 Q m 值取決于 a 氧化爐 b 工藝用化學(xué)品 c 氧化環(huán)境 d 柵電極材料 e 硅片的 取放 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 最后討論的氧化層電荷為氧化層陷阱電荷 Q ot 大量氧化層陷阱可能存在于柵 二氧化 硅界面 Si SiO 2 界面 即和氧化層厚度一樣 深 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 氧化反應(yīng)方程式 Overall reaction 這兩種反應(yīng)都在700 C 1200 C之間進(jìn)行 濕氧氧化比干氧氧化反應(yīng)速率約高10倍 這是由于O 2 在SiO 2 中的擴(kuò)散系數(shù)通常小于 H 2 O 在SiO 2 中的擴(kuò)散系數(shù) Si s O 2 g SiO 2 s Si s 2H 2 O g SiO 2 s 2H 2 g 干氧氧化 Dry oxidation 濕氧 Wet 水汽氧化 Steam oxidation JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 干氧氧化方式制備的氧化層特點(diǎn)是 氧化溫度約為 1000 1200 為了防止外部氣體對(duì)氧化的影 響 爐內(nèi)的氣壓要高于爐外的氣壓 干氧生長(zhǎng)的氧 化膜表面干燥 結(jié)構(gòu)致密 表面是非極性的硅烷 Si O Si 結(jié)構(gòu) 光刻時(shí)與光刻 膠接觸良 好 不易產(chǎn)生浮膠 但氧化速率極慢 這是由于 O 2 在SiO 2 中擴(kuò)散系數(shù)通常小于H 2 O 在SiO 2 中的擴(kuò) 散系數(shù) JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 硅干氧氧化層厚度與時(shí)間的關(guān)系JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 濕氧氧化方式制備的氧化層特點(diǎn)是 結(jié)構(gòu) 疏松 但是氧化速度快 質(zhì)量不如干氧氧 化的好 特別是氧化層表面是極性的硅烷 醇 它她極易吸附水 所以與光刻膠的粘 附性差 同時(shí) 濕氧氧化后的Si片表面存 在較多的位錯(cuò)和腐蝕坑 在實(shí)際工藝應(yīng)用中 對(duì)于SiO 2 膜厚度需要 幾千 以上的情況 一般采用干氧 濕氧 干氧的方式 既保證了所需的厚度 又改 善了表面的完整性和解決了光刻時(shí)的浮膠 問題 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 硅濕氧氧化層厚度與時(shí)間的關(guān)系JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 不同方法制備的SiO 2 薄膜的物理參數(shù) 氧化方法 密度 g cm 3 折射率 546nm 電阻率 cm 介電常數(shù) 介電強(qiáng)度 10 8 V cm 干氧 2 24 2 27 1 46 1 466 3 10 15 2 10 16 3 4 9 濕氧 2 18 2 27 1 435 1 458 3 82 水汽 2 2 2 1 452 1 462 10 15 10 17 3 2 6 8 9 高壓氧化 2 32 1 45 1 48 7 9 熱分解淀 積 2 09 2 15 1 43 1 45 10 7 10 8 外延淀積 2 3 1 46 1 47 7 10 14 8 10 14 3 54 5 6 熱生長(zhǎng)二氧化硅薄膜JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 氧化設(shè)備JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 基本的擴(kuò)散 氧化 系統(tǒng)包含下列組件 a 一個(gè)柜子 b 加熱單元 c 測(cè)量用熱偶 d 工藝爐管 e 擴(kuò)散源柜 f 一個(gè)溫度控制系統(tǒng) g 置放臺(tái) JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 氧化生長(zhǎng) 消耗硅 體積膨脹2 2 倍 1 m 厚SiO 2 消耗0 46 m Si SiO 2 受壓應(yīng)力作用JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGYJILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 例題 如果通過熱氧化生成的SiO 2 層厚度為x 那么被 消耗掉的Si的厚度是多少 已知Si的摩爾質(zhì)量為28 9 g mol 密度為2 33 g cm 3 S iO 2 摩爾質(zhì)量為 60 08 g mol 密度為2 21 g cm 3 解 1 mol 硅的摩爾體積為 V si 28 9 2 33 12 06 cm 3 mol 同樣 1 mol SiO 2 的摩爾體積為 V siO2 60 08 2 21 27 18 cm 3 mol 當(dāng)1mol 硅轉(zhuǎn)化為1mol 二氧化硅時(shí) V si V siO2 Ad si Ad siO2 12 06 27 18 0 44 即 d si d siO2 0 44 例如產(chǎn)生100 nm 的二氧化硅需消耗44 nm 的硅 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY LOCOS中 氧化硅的體積為所消耗的硅體積的2 2倍 LOCOS Local Oxidation of Silicon 局部氧化JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY SiO 2 生長(zhǎng)動(dòng)力學(xué) 氣體中擴(kuò)散 固體中擴(kuò)散 SiO 2 形成 SiO 2 Si 襯底 氣流滯流層 氧化劑流動(dòng)方向 如 O 2 或H 2 O JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 氧化步驟JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY Deal Grove 迪爾 格羅夫模型 硅的熱氧化模型 Deal Grove模型 線性 拋物線模型 linear parabolic model 可以用固體理論解釋的一維平面生長(zhǎng)氧化硅的模 型 適用于 氧化溫度700 1200 o C 局部壓強(qiáng)0 1 25個(gè)大氣壓 氧化層厚度為20 2000 nm的濕氧和干法氧化JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 費(fèi)克第一定律是描述擴(kuò)散規(guī)律性的定律 由德國(guó)生理 學(xué)家費(fèi)克 1829 1901 于1855年提出 包括兩個(gè)內(nèi) 容 1 擴(kuò)散第一定律 系統(tǒng)中i物質(zhì)的擴(kuò)散達(dá)到穩(wěn) 定狀態(tài)時(shí) 也即i物質(zhì)在各處的濃度分別不隨時(shí)間而變 化時(shí) 單位時(shí)間內(nèi)通過垂直于擴(kuò)散方向單位橫截面的i 物質(zhì)的通量J i 與i物質(zhì)的濃度梯度dC i dx x方向上單位 距離上i物質(zhì)的濃度差 成正比 即J i D i dC i dx 式中D為比例常數(shù) 亦稱 擴(kuò)散系數(shù) 其量綱為L(zhǎng) 2 T 1 L為長(zhǎng)度 T為時(shí)間 因總是負(fù)值 故在等式右方 加負(fù)號(hào) 以使J i 為正值 費(fèi)克第一定律JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY Deal Grove迪爾 格羅夫模型 N G 氣體內(nèi)部氧化劑濃度 N GS SiO 2 表面外側(cè)氧化劑濃度 N OS SiO 2 表面內(nèi)側(cè)氧化劑濃度 N S SiO 2 Si界面處氧化劑濃度 t ox SiO 2 薄膜的厚度 對(duì)溫度700 1300 C 壓力2 10 4 1 01 10 5 Pa 氧化層厚度30 2000nm 范圍內(nèi)的氧氣和水汽 氧化 D G模型都是適用的 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 熱氧化過程包括幾個(gè)連續(xù)的步驟 1 氧化劑從氣體內(nèi)部以擴(kuò)散形式穿過滯流層到達(dá)氣體 SiO 2 界面 流密度為F 1 滯流層中的流密度取線性 近似 表達(dá)式 N G 是氣體內(nèi)部化劑的濃度 N GS 是貼近SiO 2 表面上的氧化劑濃 度 h G 氣相質(zhì)量轉(zhuǎn)移系數(shù) F 1 氧化劑由氣體內(nèi)部傳輸?shù)綒?體和氧化物界面的粒子流密度 即單位時(shí)間通過單位面積的原子 數(shù)或分子數(shù) JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 2 氧化劑穿過SiO 2 層到達(dá)SiO 2 Si 界面 流密度為 F 2 假定在已生長(zhǎng)的氧化層中沒有氧化劑的源和漏 則 氧化劑的濃度呈線性變化 且有 式中 N OS 和N O 分別表示SiO 2 層中和SiO 2 Si 界面處的氧化劑濃 度 t ox 為SiO 2 層厚度 D 0 氧化劑在SiO 2 中的擴(kuò)散系數(shù) F 2 氧 化劑擴(kuò)散通過已生成的二氧化硅到達(dá)SiO 2 Si界面的擴(kuò)散流密度 0 20 os s ox ox DNN dN FD dt t 線性近似JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY K s 表面化學(xué)反應(yīng)速率常數(shù) F 3 SiO 2 Si界面處 氧化劑和硅 反應(yīng)生成新的SiO 2 層的反應(yīng)流密度 3 s s Fk N 3 氧化劑在Si 表面與Si 反應(yīng)生成 SiO 2 流密度為F 3 應(yīng)速率取決于化學(xué)反應(yīng)動(dòng)力學(xué) 由于SiO 2 Si 界面有充足的硅 供應(yīng) 氧化劑與硅反應(yīng)的速率及流密度將與界面處氧化劑濃度成 正比 4 反應(yīng)副產(chǎn)物離開界面 熱氧化過程中 SiO 2 Si 界面不斷內(nèi)移 這是一個(gè)邊界隨時(shí)間變化 的擴(kuò)散問題 此時(shí) 可采用準(zhǔn)靜態(tài)近似 即假定所有反應(yīng)立即達(dá)到 穩(wěn)定狀態(tài) 這樣變動(dòng)的邊界對(duì)擴(kuò)散過程的影響可以忽略 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 亨利定律 平衡條件下 固體中某種物質(zhì)的濃度正比于該物質(zhì)在固 體周圍氣體中的分壓 在氣相平衡時(shí) 二氧化硅中氧化劑的濃度N S 應(yīng)與氣體中氧化劑分壓p g 成正比 即 N S Hp g 其中H 為亨利 氣體常數(shù) 假設(shè)氧化過程為平衡過程 且氧化氣體為理想氣體 則平衡態(tài)下應(yīng) 有 F 1 F 2 F 3 再經(jīng)過一系列 數(shù)學(xué)運(yùn)算 得到 2 1 g S sGs o xS i O Hp N kHktD 2 2 1 1 g s ox SiO GS sGs o xS i O Hp k t D N kHktD JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 當(dāng)時(shí) N S 0 N GS H G p g 氧化劑以擴(kuò)散方式通過SiO 2 層運(yùn)動(dòng)到SiO 2 Si 界 面處的量極少 以至于到達(dá)界面處的氧化劑與硅 立即發(fā)生反應(yīng)生成SiO 2 界面處沒有氧化劑堆 積 其濃度趨于零 而在SiO 2 表面處 氧化劑因 擴(kuò)散速度慢而產(chǎn)生堆積 濃度趨向于氣相平衡時(shí) 的濃度Hp g 此時(shí) 熱氧化硅生長(zhǎng)速率主要由氧 化劑在SiO 2 中的擴(kuò)散速度決定 這種極限情況稱 為擴(kuò)散控制 2 so x S iO kt D JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 當(dāng) 時(shí) N S N GS Hp g 1 k S h G 在這種情況下 進(jìn)入SiO 2 中的氧化劑快速擴(kuò)散到SiO 2 Si 界面 相比之下 界面處氧化劑與硅反應(yīng)生成SiO 2 的速度很慢 造成氧 化劑在界面處堆積 趨近于SiO 2 層中的濃度 此時(shí)SiO 2 生長(zhǎng)速 率由硅表面的化學(xué)反應(yīng)速度決定 這種極限情況稱為反應(yīng)控制 氧化劑與硅反應(yīng) 每生長(zhǎng)單位體積SiO 2 所需氧化劑的分子個(gè)數(shù)用N l 表示 已知每立方厘米SiO 2 的分子數(shù)為2 2 10 22 個(gè) 每生成一 分子SiO 2 需要一個(gè)O 2 或兩個(gè)H 2 O 那么 對(duì)氧氣氧化 N l 為 2 2 10 22 atoms cm 3 對(duì)水汽氧化 N l 為 4 4 10 22 atoms cm 3 此時(shí) 生長(zhǎng)速率為 2 so x S iO kt D 2 3 1 sg ox l l s G s ox SiO kHp dt F R dt N NkHk tD JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGYJILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 簡(jiǎn)記為 t ox B At 簡(jiǎn)記為 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY B A被稱為線性速率系數(shù) 而B被稱為拋物線速率系數(shù)JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 對(duì)于超薄熱干氧化 G D 模型無法準(zhǔn)確描述 實(shí) 驗(yàn)表明在20 nm 之內(nèi)的熱氧化生長(zhǎng)速度和厚度比 G D 模型大的多 超薄熱氧化的模擬 23nm D G 0 D G 40hr JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 熱氧化生長(zhǎng)速率 SiO 2 的生長(zhǎng)的快慢將由氧化劑在SiO 2 中的擴(kuò)散速度以及 與Si反應(yīng)速度中較慢的一個(gè)因素來決定 即由擴(kuò)散控 制和表面化學(xué)反應(yīng)速率來決定 當(dāng)在氧化物生長(zhǎng)的開始階段或氧化時(shí)間很短時(shí) 限制生 長(zhǎng)速率的主要因素是表面反應(yīng) 氧化服從線性規(guī)律 氧化層厚度隨時(shí)間線性變化 即此時(shí)SiO 2 的生長(zhǎng)速率 主要由表面化學(xué)反應(yīng)來決定 當(dāng)氧化層變厚或氧化時(shí)間很長(zhǎng)時(shí) 氧化劑必須通過氧化 層擴(kuò)散 氧化劑與硅的氧化反應(yīng)服從拋物型規(guī)律 此 時(shí)SiO 2 的生長(zhǎng)速率主要由氧化劑在SiO 2 中的擴(kuò)散快慢 來決定 氧化層厚度與氧化時(shí)間的平方根成正比 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 影響氧化速率的因素 1 氧化時(shí)間 氧化時(shí)間短時(shí) 氧化速率與時(shí)間呈線性 氧化速率很 快 且由表面化學(xué)反應(yīng)控制 氧化層厚度增加快 隨著時(shí)間的增 長(zhǎng) 氧化速率與時(shí)間成拋物線關(guān)系 氧化速率變慢 改為由擴(kuò)散 控制 即氧化層加厚的速度變慢 2 氧化劑分壓 拋物線型速率常數(shù)B以及線性速率常數(shù)B A與氧化 劑分壓都是線性關(guān)系 所以在一定的氧化條件下 通過改變氧化 劑分壓可以達(dá)到改變二氧化硅生長(zhǎng)速率的目的 即所謂的高壓氧 化和低壓氧化技術(shù) 3 氧化溫度 B與B A與溫度成指數(shù)關(guān)系 且在一個(gè)大氣壓下B A 的值由表面化學(xué)反應(yīng)來決定 即由表面化學(xué)反應(yīng)快慢決定氧化速 率 只有低壓情況氧化速率才由擴(kuò)散控制 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 壓強(qiáng)對(duì)氧化速率的影響 氧化速率常數(shù)隨溫度和壓強(qiáng)的關(guān)系JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 溫度的影響分析 1 對(duì)于拋物線速率常數(shù)B 溫度的影響 是通過擴(kuò)散系數(shù)D體現(xiàn)的 具體表現(xiàn) 在干氧和水汽氧化具有不同的激活 能 這是因?yàn)楦裳鹾退诠柚械臄U(kuò) 散激活能不一樣 2 對(duì)于線性速率常數(shù)B A 溫度的影響 則主要是通過反應(yīng)速率常數(shù)Ks體現(xiàn) 的 具體表現(xiàn)在干氧和濕氧具有相同 的激活能 這是因?yàn)楦裳鹾退趸?本質(zhì)上都是硅 硅鍵的斷裂 具有相 同的激活能 1 11 2 2 s g g AD kh DHP B N JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 拋物線速率常數(shù)B隨溫度的 變化 阿列尼烏斯曲線 線性速率常數(shù)B A隨溫度的 變化 阿列尼烏斯曲線 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 1 硅表面晶向 在氧化劑壓力一定的情況下 B與硅襯底 晶向無關(guān) 而 111 面上的B A比 100 面上的 大 隨著氧化溫度升高 晶向?qū) A影響減小 因?yàn)樵?高溫下氧化速率受B即擴(kuò)散控制 同樣當(dāng)氧化時(shí)間很 長(zhǎng) 氧化層很厚時(shí) 氧化速率受B即擴(kuò)散控制 因此晶 面取向?qū) A也不起作用 2 雜質(zhì) 1 硅襯底中摻雜P B對(duì)氧化速率的影響 摻雜 濃度增加氧化速率增大 因此在氧化過程中 同一硅 片表面上的重區(qū)域的氧化層厚度可能比輕摻雜區(qū)域的大 很多 2 水汽 鈉 加快氧化速率 使得相同條件 下生成的氧化層厚度變大 3 氯 在氧化氣氛中加 入氯可以改善二氧化硅的特性 影響氧化速率的其他因素JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 氯氣氛的影響分析 在氧化氣氛中加入氯可以使SiO 2 的質(zhì)量得到很大的 改善 并可以增大氧化速率 主要有以下方面 鈍化可動(dòng)離子 特別是鈉離子 增加硅中少數(shù)載流子的壽命 減少中的缺陷 提高了抗擊穿能力 降低界面態(tài)密度和固定電荷密度 減少硅中的堆積層錯(cuò) JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 氯對(duì)氧化速率的影響JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 經(jīng)過一些制作工藝后 晶圓表面 的條件會(huì)有所不同 有的是場(chǎng) 氧化區(qū) 有些是摻雜區(qū) 有些 是多晶硅區(qū)等等 每個(gè)區(qū)上面 氧化層厚度不同 氧化層厚度 的不同被稱為不均勻氧化 不同的氧化率導(dǎo)致了在晶 圓表面形成臺(tái)階 圖中顯示的 是與比較厚的場(chǎng)氧化區(qū)相鄰的 氧化區(qū)形成了一個(gè)臺(tái)階 在暴 露區(qū)的氧化反應(yīng)較快 硅晶片 臺(tái)階 硅晶片 再氧化之前 再氧化之后 a b 不均勻的氧化率及氧化步驟JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 自然氧化層 迪爾 格羅夫模型在薄氧化層范圍內(nèi)不適用 在薄氧化 階段 氧化速率非?？?其氧化機(jī)理至今仍然存在爭(zhēng) 議 但可以用經(jīng)驗(yàn)公式來表示 由于薄氧化階段的特殊 存在 迪爾 格羅夫模型需要用 來修正 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 硅 100 晶面干氧氧化速率與氧化層厚度的關(guān)系JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 薄氧階段的經(jīng)驗(yàn)公式 其中 t ox 為氧化層厚度 L 1 和L 2 是特征距 離 C 1 和C 2 是比例常數(shù) 12 12 2 ox ox tL tL ox ox dt B Ce Ce dt t A JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 硅的氧化系數(shù) 溫度 干氧 濕氧 A m B m 2 h h A m B m 2 h 800 0 37 0 0011 9 920 0 235 0 0049 1 4 0 5 0 203 1000 0 165 0 0117 0 37 0 226 0 287 1100 0 09 0 027 0 076 0 11 0 51 1200 0 04 0 045 0 027 0 05 0 72 其中 是考慮到自然氧化層的因素 250 左右 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGYJILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 有一硅樣品在溫度為1200 下進(jìn)行干氧氧化1小時(shí) 產(chǎn) 生的氧化層厚度是多少 在溫度為1200 下再進(jìn)行 濕氧氧化生成0 1 m 的氧化層需要增加多長(zhǎng)時(shí)間 已 知在1200 下干氧氧化速率常數(shù)A 0 04 m B 0 045 m 2 h 0 027h 1200 下濕氧氧化速率 常數(shù)A 0 05 m B 0 72 m 2 h 解 將A B 代入方程 得到氧化層厚度為0 196 m 干氧氧化后再進(jìn)行濕氧氧化 則d 0 0 196 m 此時(shí) d 0 2 Ad 0 B 0 067h 最后理想厚度 d 0 0 1 0 296 m 得到需增加的氧化時(shí)間為 0 075h 4 5min JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 計(jì)算在120分鐘內(nèi) 920 水汽氧化 640Torr 過程中生長(zhǎng)的二氧化硅層的厚度 假定硅片在初始 狀態(tài)時(shí)已有1000埃的氧化層 o2 2 2 2 0 2 2 0 1 0 1 920 C A 0 50 m B 0 203 m h m 0 5 m m 0 203 0 295h AA4 m 0 48 2 h m A o ox ox ox ox tA t B tA tB t Bt t t 據(jù)公 查表得知 時(shí) 式有 這種情況下不能 注意 用近似法 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 線性速率常數(shù)B A 拋物線速率常數(shù)B 氧化氣壓 水汽氧 化 隨氧氣氣壓呈線性 隨氧化氣壓呈線性 氧化氣壓 干氧化 隨氧氣氣壓呈亞線性 隨氧化氣壓呈線性 水汽氧化 和 干氧化 對(duì)比 水汽氧化速率更大 水汽氧化速率更大 硅襯底取向 B A 111 B A 100 1 68 1 和襯底取向無關(guān) 硅中摻雜類型和濃度 隨摻雜濃度增加 關(guān)系不大 氧化氣氛中摻氯 增加 增加 B A 及 B 和工藝參數(shù)的關(guān)系JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 3 3 熱氧化過程中的雜質(zhì)再分布 決定雜質(zhì)再分布的主要因素 1 雜質(zhì)的分凝現(xiàn)象 2 雜質(zhì)通過SiO 2 表面 逸散 3 氧化層的產(chǎn)生 4 雜質(zhì)在SiO 2 的擴(kuò)散速度 1 分凝現(xiàn)象 硅在熱氧化時(shí)所形成的界面隨著熱 氧化的進(jìn)行不斷向硅中推進(jìn) 原存在硅中的雜 質(zhì)將在界面兩邊再分布 直到達(dá)到在界面兩邊 的化學(xué)勢(shì)相同 分凝系數(shù) m 雜質(zhì)在硅中的平衡濃度 雜質(zhì)在 SiO 2 中的平衡濃度 不同雜質(zhì)的分凝系數(shù)不同 磷 砷等為10左右 鎵約20 硼隨溫度上升而增大 一般小于1 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 2 雜質(zhì)通過SiO 2 表面逸散 影響雜質(zhì)再分布的第二個(gè)因 素是雜質(zhì)會(huì)迅速通過SiO 2 層進(jìn)行擴(kuò)散并逃逸至氣體環(huán) 境 如果SiO 2 中的雜質(zhì)擴(kuò)散速率非常大 這個(gè)因素將 會(huì)變得更加重要 3 氧化層的產(chǎn)生 隨著氧化層的產(chǎn)生 Si SiO 2 界面按 時(shí)間函數(shù)向硅推進(jìn) 相關(guān)的推進(jìn)速率與雜質(zhì)通過氧化 層的擴(kuò)散速率之比對(duì)雜質(zhì)的再分布程度影響非常大 如果假設(shè)硅中雜質(zhì)分布是均勻的 且氧化氣氛中不含 任何雜質(zhì) 則有四種可能的再分布過程 這些過程可 以分為兩組 一組是氧化層吸收雜質(zhì) 另一組是氧化 層排斥雜質(zhì) 每一例中 雜質(zhì)再分布取決于雜質(zhì)通過 氧化層的擴(kuò)散速率 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 再分布對(duì)硅表面雜質(zhì)濃度的影響 再分布后的硅表面附近的雜質(zhì)濃度 只與雜質(zhì)的分凝 系數(shù) 雜質(zhì)在SiO 2 與在硅中的擴(kuò)散系數(shù)之比 以及氧化 速率與雜質(zhì)的擴(kuò)散速率之比有關(guān) 1 摻雜P 在一定溫度下 快速的水汽氧化比慢速的干氧 氧化所引起的再分布程度大 在同一氧化氣氛中 氧化 溫度越高 雜質(zhì)在硅表面濃度與在硅內(nèi)溫度趨于平衡 2 摻雜B 在相同溫度下 快速的水汽氧化比慢速的干氧 氧化所引起的再分布程度大 溫度升高 C S C B 雜質(zhì) 在硅表面濃度與硅內(nèi)濃度之比 變大 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 再分布的四種可能 1 m 1 在SiO 2 中是慢擴(kuò)散的雜質(zhì) 如硼 2 m1 在SiO 2 中是慢擴(kuò)散的雜質(zhì) 如磷 4 m 1 在SiO 2 中是快擴(kuò)散的雜質(zhì)JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 氧化層的厚度和密度 顏色表 不同厚度的氧化層 呈現(xiàn)出不同的顏色 隨厚度的增加 顏色從灰色逐步變到紅色 當(dāng)厚度繼續(xù)增加時(shí) 氧化層顏色從紫 色到紅色周期性變化 當(dāng)用垂直方向的白光照射表面被氧化的硅 片時(shí) 光會(huì)穿過氧化層 并被下層的硅反射 相長(zhǎng)干涉會(huì)增強(qiáng)某 一反射光的波長(zhǎng) 使相應(yīng)于這一波長(zhǎng)的硅片顏色發(fā)生變化 這種方法僅適用于100 700nm之間的氧化層 注意二點(diǎn) 1 觀察時(shí)也應(yīng)成垂直角度 2 首先要確定要測(cè)的氧化 層是屬于第幾周期 然后再觀察氧化層的顏色 物理測(cè)定法 更精確判定氧化層厚度的方法 采用掩蔽腐蝕方法在 氧化層上形成一個(gè)臺(tái)階 然后去掉掩蔽膜 使用SEM 或TEM 測(cè) 量臺(tái)階高度 例如 表面光度法 profilometry 用表面光度 儀測(cè)量臺(tái)階高度 可測(cè)量100nm 到5 m 間的薄膜厚度 物理測(cè)定法是破壞性的 常需要專用的測(cè)試片 二氧化硅層質(zhì)量分析JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 光學(xué)測(cè)定法 干涉法 用近乎垂直的光線入射到薄膜上 當(dāng)入射光與反 射光發(fā) 生相長(zhǎng)干涉時(shí) 出現(xiàn)光強(qiáng)的最大值 當(dāng)入射光與反射光發(fā) 生相消干涉時(shí) 出現(xiàn)光強(qiáng)的最小值 通過測(cè)量最大光強(qiáng) 與最小光強(qiáng)之間的波長(zhǎng)差 可計(jì)算出薄膜的厚度 這 種方法可測(cè)量幾百埃的透明薄膜 測(cè)量上限取決于光在 膜中的損耗和分辨高次峰的能力 利用氧化層臺(tái)階上干涉條紋數(shù)目來求氧化層的厚度 劈尖干涉法 n 2 二氧化硅的折射率 N 干涉條紋數(shù) 光干涉顯微鏡測(cè)量JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 不同氧化層厚度的干涉色彩 顏色 氧化層厚度 10 8 cm 第一周期 第二周期 第三周期 第四周期 灰色 100 黃褐色 300 藍(lán)色 800 紫色 1000 2750 4650 6500 深藍(lán)色 1500 3000 4900 6800 綠色 1850 3300 5200 7200 黃色 2100 3700 5600 7500 橙色 2250 4000 6000 紅色 2500 4300 6500JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 橢圓偏光法 ellipsometry 是以光的波動(dòng)性為理論基 礎(chǔ)的 當(dāng)一束橢圓偏振光投射到薄膜上 并從薄膜上反 射時(shí) 它的偏振狀態(tài)就要發(fā)生變化 其變化的程度與薄 膜的厚度和薄膜的折射率有關(guān) 通過測(cè)定橢圓偏振光在 薄膜上反射后偏振狀態(tài)的變化確定薄膜的厚度和折射 率 測(cè)量精度高 可達(dá)幾個(gè)納米 是一種非破壞性的測(cè)量方 法 不僅可以同時(shí)測(cè)量出膜厚和折射率 還可以測(cè)量非 硅襯底上的各種透明膜和半透明膜的厚度與折射率 另 外 還可以用來檢驗(yàn)?zāi)雍穸鹊木鶆蛐?氧化層厚度的光學(xué)測(cè)量是非破壞性的測(cè)量技術(shù) 此外 SiO 2 薄膜是否致密可通過折射率得到反映 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 高頻C V測(cè)試 利用金屬 氧化物 半導(dǎo)體結(jié)構(gòu) 測(cè)量其電容 電 壓關(guān)系曲線 由于C V曲線與氧化層的厚度及膜 中含有的雜質(zhì) 電荷和能級(jí)狀態(tài)有關(guān) 確定氧化層中可動(dòng)電荷密度 確定氧化層中可動(dòng)電荷密度 N N Na Na 0 FB BT FB BT Na C NVV q JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 二氧化硅膜缺陷檢驗(yàn) SiO 2 膜的缺陷有宏觀缺陷和微觀缺陷兩種 所謂宏觀缺陷是指用肉 眼就可以直接觀察到的缺陷 所謂微觀缺陷是指必須借助于測(cè)試 儀器方能觀察到的缺陷 宏觀缺陷 又稱表面缺陷 它是指 氧化層厚度不均勻 表面有斑 點(diǎn) 氧化層上有針孔等等 氧化層厚度不均勻 造成氧化層厚度不均勻的主要原因是氧化爐管 內(nèi)氧氣或水汽不均勻 此外 氧化爐溫不穩(wěn)定 恒溫區(qū)太短 水 溫變化不均勻等也都會(huì)造成氧化層厚度不均勻 這種不均勻現(xiàn) 象 不僅影響了SiO 2 的掩蔽功能 也使得絕緣性變差 而且光刻 工序也會(huì)出現(xiàn)鉆蝕現(xiàn)象 要想得到厚度均勻的氧化層 必須使恒溫區(qū)長(zhǎng)而穩(wěn)定 石英舟必須 嚴(yán)格控制在恒溫區(qū)中間 對(duì)于氣體流量 爐溫 水溫都要很好地 控制 二氧化硅層質(zhì)量分析JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 氧化斑點(diǎn) 造成氧化層斑點(diǎn)的原因是硅片表面處理的不干 凈 殘留一些玷污雜質(zhì)顆粒 在高溫下粘附在SiO 2 層表 面 形成局部黑點(diǎn) 解決方法是認(rèn)真處理硅片表面 對(duì)石英管進(jìn)行嚴(yán)格的清 洗 嚴(yán)格控制水溫和氧化流量 氧化層針孔 針孔的產(chǎn)生與氧化方法有關(guān) 一 般來說熱 氧化產(chǎn)生的針孔較少 只有當(dāng)硅片質(zhì)量不好時(shí) 有嚴(yán)重 的位錯(cuò) 擴(kuò)散系數(shù)較大的雜質(zhì) 如銅 鐵等 在位 錯(cuò)線處不太會(huì)很好地形成SiO 2 于是就形成針孔 解決方法是嚴(yán)格選擇襯底材料 氧化前進(jìn)行嚴(yán)格的清洗 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 顯示針孔的方法 1 電學(xué)寫真法 利用聯(lián)苯胺的鹽酸溶液在電化學(xué)作用 后有無色液體變?yōu)樗{(lán)色產(chǎn)物 2 化學(xué)腐蝕法 利用對(duì)硅和二氧化硅腐蝕不同的腐蝕 液進(jìn)行選擇腐蝕 3 自愈合擊穿技術(shù) 涂極薄的金屬鋁 在MOS結(jié)構(gòu)上 加電壓 使電容擊穿 4 染色法 利用電解液 以銅做陽(yáng)極 硅片做陰極 5 液晶探測(cè)真空 通過真空引起液晶分子的擾動(dòng) 6 鋁的氧化 只能顯示有無針孔 對(duì)小針孔無能為力JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 微觀缺陷 指的是鈉離子玷污和熱氧化層層錯(cuò) 鈉離子玷污 主要來源于操作環(huán)境 去離子水及化學(xué)試 劑 石英管道和氣體系統(tǒng) 另外在熱氧化時(shí) 爐溫很高 鈉離子擴(kuò)散系數(shù)很大 鈉 離子會(huì)穿過石英管壁進(jìn)入二氧化硅層 采用雙層 夾層 中通惰性氣體 熱氧化層錯(cuò) 含氧的氣氛中 由表面和體內(nèi)某些缺陷先構(gòu) 成層錯(cuò)的核 然后再高溫下核運(yùn)動(dòng)加劇 形成層錯(cuò) 原 因 硅片表面機(jī)械損傷 離子注入的損傷點(diǎn)缺陷的凝 聚 氧化物的淀積等 會(huì)造成雜質(zhì)的局部堆積 形成擴(kuò) 散 管道 造成電極間短路 嚴(yán)重影響器件的電學(xué)性 能 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 氧化誘生層錯(cuò)是熱氧化產(chǎn)生的缺陷 它通常存在于 Si SiO 2 界面附近硅襯底一側(cè) 產(chǎn)生原因 氧化過程中產(chǎn)生硅自填隙點(diǎn)缺陷 這些點(diǎn)缺 陷凝聚起來 在 111 面內(nèi)形成層錯(cuò) 減少層錯(cuò)的措施 a 磷 硼摻雜引入晶格失配缺陷作 為點(diǎn)缺陷的吸收源 b 摻氯氧化可以吸收點(diǎn)缺陷 阻止點(diǎn)缺陷凝聚長(zhǎng)大 c 采用高壓氧化 從而減少 氧化溫度和時(shí)間 d 采用 111 硅片 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 硅工藝技術(shù)的未來發(fā)展路線 第一個(gè)DRAM 上市年份 1997 1999 2003 2006 2009 2012 最小特征尺寸 nm 250 180 130 100 70 50 DRAM 位 芯片 256M 1G 4G 16G 64G 256G 最小電源電壓 V 1 8 2 5 1 5 1 8 1 2 1 5 0 9 1 2 0 6 0 9 0 5 0 6 等效的柵氧化層厚度 T ox nm 4 5 3 4 2 3 1 5 2 1 5 5 5 5 柵氧化層漏電流 DRAM pA m 2 0 01 0 01 0 01 0 01 0 01 0 01 隧穿氧化層厚度 nm 8 5 8 7 5 7 6 5 6 最多的布線層數(shù) 6 6 7 7 7 8 8 9 9 用于層間絕緣層的介電常 數(shù)K 3 4 1 2 5 3 1 5 2 1 5 2 1 5 1 5JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 為了控制雜質(zhì)擴(kuò)散將更多使用低溫工藝 低溫下生長(zhǎng)厚SiO 2 膜的途徑 1 在氧化期間使用 高壓 2 淀積氧化硅膜 首先要生長(zhǎng)一層薄的熱 氧化硅 然后在其上淀積氧化硅 或在淀積氧化硅 之后進(jìn)行退火 未來趨向于使用組合介質(zhì)層 氮氧 化硅介質(zhì) 通過熱生長(zhǎng)氧化硅薄膜暴露于氨氣中制 備 或用氮注入到襯底及隨后的氧化工藝 預(yù)測(cè)非 平面襯底上生長(zhǎng)的氧化硅形狀 還涉及預(yù)測(cè)氧化硅 中和硅中所產(chǎn)生的應(yīng)力 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 本節(jié)課主要內(nèi)容 壓強(qiáng) 晶向 摻雜濃度 摻氯 壓強(qiáng)越高 氧化速率越快 水汽氧化 線形關(guān)系 干氧化指數(shù)關(guān)系 111 晶向氧化最快 100 最慢 k s 與硅價(jià)鍵密度有關(guān) B不受晶向影 響 厚氧化層 晶向作用下降 20 nm以下的干氧化 D G模型計(jì)算 厚度遠(yuǎn)小于實(shí)際厚度 修正方法 附 加一個(gè)隨厚度增加而指數(shù)衰減項(xiàng) 可以增加反應(yīng)速度 減少界面固定電 荷和界面態(tài) 電荷中和作用 可以 實(shí)現(xiàn)對(duì)堿金屬離子的吸雜作用 3 哪一種晶向的硅氧 化速率最快 哪種 最慢 為什么 1 影響氧化速率的因素有 那些 2 氧化速率和壓強(qiáng)有什么 樣的關(guān)系 4 對(duì)于非常薄的氧化層 應(yīng)用Deal Grove模型計(jì) 算厚度和實(shí)際厚度有何 不同 如何修正 5 摻氯氧化工藝對(duì)提高氧 化膜質(zhì)量有哪些作用 JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 1 列舉得到半導(dǎo)體級(jí)硅的步驟 給出半導(dǎo)體級(jí)硅的純 度 2 為什么要用單晶硅制造集成電路 3 直拉法和區(qū)熔法的優(yōu)缺點(diǎn) 4 給出更大直徑硅片的好處 5 硅片為什么要導(dǎo)角 作用是什么 第一章 作業(yè)JILIN UNIVERSITY 集成電路工藝 INTEGRATED CIRCUIT TECHNOLOGY 第二章 作業(yè) 1 柵氧要用干氧法還是濕氧法生長(zhǎng) 為什么 2 說明干法氧化的化學(xué)反應(yīng)式 給出反應(yīng)的溫度范圍 3 說明濕法氧化的化學(xué)反應(yīng)式 與干法氧化是塊還是 慢 為什么 4 計(jì)算在1150攝氏度時(shí) 在 100 硅片上干法1 2微米 二氧化硅所需的時(shí)間 5 1100攝氏度下 在 100 硅片上先進(jìn)行30分鐘干法 氧化 再進(jìn)行30 分鐘濕法氧化 最終得到的氧化層厚度 是多少