《組合邏輯電路ppt課件》由會員分享，可在線閱讀，更多相關(guān)《組合邏輯電路ppt課件（52頁珍藏版）》請在裝配圖網(wǎng)上搜索。

,第三章 組合邏輯電路,本章的重點： 1．組合邏輯電路在電路結(jié)構(gòu)和邏輯功能上的特點； 2．組合邏輯電路的設(shè)計方法； 3．常用中規(guī)模集成組合電路器件的應(yīng)用； 4．競爭—冒險現(xiàn)象及其成因，消除競爭冒險現(xiàn)象的方法。 本章的難點： 這一章沒有可以算得上是難點的內(nèi)容。書中給出的所有MSI器件的內(nèi)部邏輯電路都不需要記憶，能讀懂就行。,1,,,第三章 組合邏輯電路,3.1 概述,一、組合邏輯電路,數(shù)字電路按邏輯功能可分為兩大類 1.組合邏輯電路 2.時序邏輯電路,在組合邏輯電路中任意時刻 的輸出只取決于該時刻的輸 入，與電路原來的狀態(tài)無關(guān)。,2,二、邏輯功能的描述,y1=f1(a1,a2,…an) y2=f2(a1,a2,…an) . . . ym=fm(a1,a2,…an),Y=F(A),,邏輯圖、函數(shù)式或真值表均能描述，這里用函數(shù)式說明：,3,三、本章重點： 1.組合邏輯電路的分析； 2.組合邏輯電路的設(shè)計； 3.常用電路；,常用電路包括： 1 .編碼器 2.譯碼器 3.數(shù)據(jù)選擇器 4.加法器 5.數(shù)值比較器,4.組合電路中的競爭—冒險現(xiàn)象。,4,3.2 組合電路的分析方法和設(shè)計方法,一、分析方法,方法：逐級寫出邏輯函數(shù)式。,C=AB,,右圖電路,5,二 設(shè)計方法,真值表,,,,例：交通信號燈故障檢測電路。要求在非“只有一只燈亮”時給出出錯信號。,為求真值表，首先進行邏輯抽象。用R代表紅、A代表黃、G代表綠；用‘1’表示燈亮，“0”表示燈滅；用Z表示輸出，且“1”表示有故障。,函數(shù)式,解：,1.真值表,,步驟：,1.真值表,2.函數(shù)式,3.邏輯圖,6,得到真值表：,2.函數(shù)式 注意：在用門電路（即SSI）實現(xiàn)時要注意： 第一，把函數(shù)式劃成所用門要求的形式； 第二，要把函數(shù)式劃成最簡。為此，要盡量使用卡諾圖。,得到函數(shù)式：,若用與非門：,7,3.邏輯圖：,,8,3.3 若干常用的組合邏輯電路,一、編碼器（ENCODOR),用二值代碼表示具體事物。 如：用0101表示十進制數(shù)5。,編碼器分為普通編碼器和優(yōu)先編碼器。,（一）普通編碼器,普通編碼器任何時刻只允許一個輸入有效。,以3位二進制編碼器的設(shè)計為例:,,注意這個名稱,編碼：,9,1.真值表,2.函數(shù)式,,,10,3.邏輯圖,特點：普通編碼器為“或”邏輯關(guān)系。,,,（二）優(yōu)先編碼器,優(yōu)先編碼器允許多個輸入信號同時有效。設(shè)計時所有輸入信號已按優(yōu)先順序排隊。,如：74LS148是8—3線優(yōu)先編碼器。這次我們進行“分析”。,11,,代表無輸入信號,代表“有輸入信號”,G1門是負(fù)邏輯非門,12,,,13,,編碼器邏輯功能的擴展,例：用兩片74LS148接成16—4線優(yōu)先編碼器。,這樣連接可保證第(1)片的輸入信號優(yōu)先于第(2)片,14,二、譯碼器,（一）二進制譯碼器,譯碼：將輸入的二值代碼轉(zhuǎn)換成對應(yīng)的高、低電平信號。因此，它是編碼的反操作。,分類： 二進制譯碼器 二——十進制譯碼器 顯示譯碼器,特點：輸入是一組二進制代碼。,例如：設(shè)計三位二進制譯碼器。,第一步：真值表,共有三個輸入、八個輸出。,,注意這個名稱,15,,將輸出部分的0與1交換，即為低電平有效,第二步：函數(shù)式,每一個輸出對應(yīng)一個最小項。故有：,Yi = mi i = 0 … 7,第三步：邏輯圖,,16,,74LS138 簡介：,返回20,,,17,譯碼器功能的擴展：,例如，用74LS138實現(xiàn)4—16線譯碼器。,· 很明顯，要用2片74LS138,·如果74LS138只有一個使能端S，則需要接入一個“1—2線譯碼器”。,,18,,（二）二—十進制譯碼器,功能：將輸入的二—十進制碼（BCD碼）轉(zhuǎn)換為代表0—9這十個數(shù)的電平信號。,二—十進制碼（Binary Coded Decimal)多為四位碼。常用代碼見下表：,8421碼是用的最多的BCD碼。,偏權(quán)碼,無權(quán)碼,19,二—十進制譯碼器74LS42邏輯圖如下（8421碼）：,真值表23,,Y9=A3A0,20,（三） 譯碼器的應(yīng)用,多路分配器 實現(xiàn)組合邏輯電路,1.多路分配器,功能：將一路輸入信號按要求送到多個輸出端中的一個。,位置由控制信號決定,21,2.實現(xiàn)組合邏輯電路,將邏輯函數(shù)化成最小項之和； 當(dāng)譯碼器低電平有效時，就選與非門； 當(dāng)譯碼器高電平有效時，就選或門。,例：用譯碼器實現(xiàn)下述邏輯函數(shù)式描述的組合邏輯電路。（允許使用必要的門電路。）,原理：譯碼器可提供輸入變量的全部最小項，因此可以用它實現(xiàn)任何邏輯函數(shù)（要加必要的門電路）。,方法：,,22,,,,由于譯碼器輸出低電平有效，故選用與非門,由于是三變量邏輯函數(shù)，故選用3—8線譯碼器,23,（四）顯示譯碼器,1.七段字符顯示器,這種顯示器可用多種發(fā)光器件構(gòu)成。例如半導(dǎo)體發(fā)光二極管、液晶等。這里以發(fā)光二極管為例進行說明。,半導(dǎo)體數(shù)碼管BS201AD的外形圖、等效電路：,,驅(qū)動電路,共陽極接法,,共陰極接法,驅(qū)動信號 可由門電路提供：,,,24,,2.BCD—七段顯示譯碼器,這里將其作為組合電路介紹它的設(shè)計方法：,a段,,,25,該譯碼器稱為四—七線譯碼器。,,26,集成4-7線譯碼器7448簡介,滅零輸入,試燈,可直接驅(qū)動共陰極數(shù)碼管。,熄滅輸入/滅零輸出,,27,,0 . 0,,28,三、數(shù)據(jù)選擇器,（一）工作原理,從一組輸入數(shù)據(jù)中選出某一個輸出。也稱為多路選擇器、多路開關(guān)。,,輸 入,輸 出,位置由控制信號決定,,可稱為4選1數(shù)據(jù)選擇器,29,,這次我們以4選1數(shù)據(jù)選擇器為例進行分析。,我們分析上半部分：,30,（二）功能擴展,例如：用雙4選1數(shù)據(jù)選擇器構(gòu)成8選1數(shù)據(jù)選擇器。,1.根據(jù)輸入端個數(shù)決定使用4選1數(shù)據(jù)選擇器個數(shù)M；,2.再根據(jù)1款中的M值決定需用的譯碼器的種類—X-M線譯碼器（M=2X）；,3.決定輸出端使用那種門—使能端無效時輸出全為低，則選用或門；使能端無效時輸出全為高，則選用與門；,本例 M=2, X=1, 輸出選或門,,兩個4選1數(shù)據(jù)選擇器,1-2線譯碼器,,31,(三) 應(yīng)用,可用來設(shè)計組合邏輯電路,對比上兩式得：,D0=D3=0 , D1=D2=1,也可用真值表：,可見數(shù)據(jù)選擇器地址端的個數(shù)等于能實現(xiàn)的邏輯函數(shù)包含變量的個數(shù)。,32,還可以實現(xiàn)變量數(shù)比地址端數(shù)大1的邏輯函數(shù)。,例如，用4選1數(shù)據(jù)選擇器實現(xiàn)交通燈判別電路。,令R—A1, A—A0, Z—Y,Y D0 D1 D2 D3,由右面的真值表可求出：,33,若用公式法，要將Z寫成包含變量R,A最小項的與—或式。,D0,D1,D3,D2,1 0 1 1 + 0 1 1 1,四. 加法器,實現(xiàn)二進制數(shù)的加法運算。,34,,（一）一位加法器,1.半加器,將兩個一位二進制數(shù)相加，給出和數(shù)和進位。,將三個一位二進制數(shù)相加，給出和數(shù)和進位。,2. 全加器,,,,35,,,,全加器的輸出函數(shù)有多種形式，例如，在卡諾圖中圈1：,,,,36,（二）多位加法器,1.串行進位加法器,特點：電路簡單，但速度慢。,2.超前進位加法器,思路：將各位的CO均用輸入的AiBi 表示。,COi=AiBi + (Ai+Bi)CIi,CIi = COi-1,COi=AiBi + (Ai+Bi)COi-1,遞推下去就可將所有的COi和Si都表示成Ai和Bi的函數(shù)。,,37,4位超前進位加法器74LS283特點： 電路復(fù)雜； 速度快,,38,,,（三）應(yīng)用,設(shè)計組合電路———用在加（減）某一常數(shù)的場合。,例如：將8421-BCD碼轉(zhuǎn)換為 余3碼。,分析：只要在8421碼上加常數(shù)3即可。,,加上3--0011,,輸入8421碼,,輸出余3碼,39,,,,,五、數(shù)值比較器,（一）一位數(shù)值比較器,功能：比較兩個二進制數(shù)的大小。,（二）多位數(shù)值比較器—4位,a3 a2 a1 a0,b3 b2 b1 b0,從高位比起,,,若只比較四 位，可使： I(AB) =1。,若增加附加輸入端I(AB)，則函數(shù)式將增加為：,邏輯圖,40,（三）邏輯功能的擴展,例如：用CC14585構(gòu)成8位數(shù)值比較器。,顯然，需要2片CC14585。用片（1）比較低4位；片（2）比較高4位。比較結(jié)果由片（2）輸出。,而高位比較器的擴展輸入端只要和低位的相應(yīng)輸出端相連即可。當(dāng)然也可令 I(AB)=1。,,對于片（1），前面通過分析CC14585函數(shù)式已得出，只比較四位時應(yīng)使I(AB)=1。,41,3.4 組合邏輯電路中的競爭—冒險現(xiàn)象,一、競爭—冒險現(xiàn)象及其成因,本節(jié)研究的是：當(dāng)輸入信號發(fā)生變化而輸出信號還沒完全穩(wěn)定下來這段時間里電路的行為。,波形圖說明：當(dāng)門電路的兩個輸入信號同時向相反的邏輯電平跳變（一個由1 變?yōu)?，另一個由0 變?yōu)?）時，輸出端有可能出現(xiàn)尖峰脈沖;當(dāng)然，也可能不出現(xiàn)尖峰脈沖。,定義：門電路的兩個輸入信號同時向相反的邏輯電平跳變（一個由1 變?yōu)?，另一個由0 變?yōu)?）的現(xiàn)象稱為競爭。,定義：由于競爭在電路輸出端可能產(chǎn)生尖峰脈沖的現(xiàn)象叫競爭—冒險。,二、檢查競爭—冒險現(xiàn)象的方法,原則：檢查是否有這樣的輸出門，當(dāng)電路的輸入信號變化時，它的兩個輸入信號同時向相反的邏輯電平跳變。,多數(shù)要借助計算機輔助分析,以與門和或門為例：,42,,波形圖說明：當(dāng)門電路的兩個輸入信號同時向相反的邏輯電平跳變（一個由1 變?yōu)?，另一個由0 變?yōu)?）時，輸出端有可能出現(xiàn)尖峰脈沖;當(dāng)然，也可能不出現(xiàn)尖峰脈沖。,尖峰脈沖 或稱 毛刺,,tpd,,,43,以2-4線譯碼器為例,它的四個輸出門都是2輸入的。,在下面波形圖給出的情況下，Y0和Y3端有尖峰脈沖出現(xiàn)。,,,44,在每次只有一個輸入變量改變狀態(tài)的情況下可通過邏輯函數(shù)式判別。,上圖：,當(dāng)B=C=1時，,G4門符合判斷條件，當(dāng)A由1變0時，有尖峰脈沖出現(xiàn)。,上圖：,當(dāng)A=C=0時,G4門符合判斷條件，當(dāng)B由0變1時，有尖峰脈沖出現(xiàn)。,,,,,45,與—或式情況，用卡諾圖判斷更方便,如：,,,公共邊,46,,尖峰脈沖有時會造成電路的邏輯錯誤。這時，必須設(shè)法消除之。,三 、消除競爭—冒險的方法,消除的方法有三種：接入濾波電容；引入選通脈沖；修改邏輯設(shè)計。,1.接入濾波電容,,,,,,,Vi,Vo,一般在幾十至幾百皮法,缺點：有用信號的邊沿也變壞。,,47,,,,2. 引入選通脈沖,缺點：有用信號將變成脈沖信號。,3. 修改邏輯設(shè)計,要點：增加冗余項。,缺點：適用范圍有限。,,,本章完,48,題3.5 設(shè)計一個代碼轉(zhuǎn)換電路，輸入是4位二進制代碼，輸出為4位循環(huán)碼。,第1步：真值表,第2步：函數(shù)式,G3= B3,第3步：邏輯圖,解：,,49,,題3.14 分析圖示電路，寫出輸出Z的邏輯函數(shù)式。CC4512為8選1數(shù)據(jù)選擇器，它的邏輯功能表如下表。,解：,1. 公式法,2. K圖法,,50,返回40,,51,,輸入偽碼時無顯示。若改為約束項，則可化簡。如Y9=A3A0,返回19,52,