《計(jì)算機(jī)組成原理白中英主編課件ch.ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《計(jì)算機(jī)組成原理白中英主編課件ch.ppt（63頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、1,第六章 總線系統(tǒng),,返回,2,本章內(nèi)容,本章首先講述總線系統(tǒng)的一些基本概念和基本技術(shù)，在此基礎(chǔ)上，具體介紹當(dāng)前實(shí)用的PCI總線和正在流行的InfiniBand標(biāo)準(zhǔn)。 6.1 總線的概念和結(jié)構(gòu)形態(tài) 6.2 總線接口 6.3 總線的仲裁 6.4總線的定時(shí)和數(shù)據(jù)傳送模式 6.5 HOST總線和PCI總線 6,6 InfiniBand標(biāo)準(zhǔn),考綱要求,(一) 總線概述 1. 總線的基本概念 2. 總線的分類(lèi) 3. 總線的組成及性能指標(biāo) (二) 總線仲裁 1. 集中仲裁方式 2. 分布仲裁方式 (三) 總線操作和定時(shí) 1. 同步定時(shí)方式 2. 異步定時(shí)方式 (四) 總線標(biāo)準(zhǔn),3,4,6.1總線的概念和

2、結(jié)構(gòu)形態(tài),總線的基本概念 總線的連接方式 總線的內(nèi)部結(jié)構(gòu) 總線結(jié)構(gòu)實(shí)例,5,6.1.1總線的基本概念,數(shù)字計(jì)算機(jī)是由若干系統(tǒng)功能部件構(gòu)成的，這些系統(tǒng)功能部件在一起工作才能形成一個(gè)完整的計(jì)算機(jī)系統(tǒng)。 總線定義：計(jì)算機(jī)的若干功能部件之間不可能采用全互聯(lián)形式，因此就需要有公共的信息通道，即總線。 總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路。借助于總線連接，計(jì)算機(jī)在各系統(tǒng)功能部件之間實(shí)現(xiàn)地址、數(shù)據(jù)和控制信息的交換，并在爭(zhēng)用資源的基礎(chǔ)上進(jìn)行工作。,6,6.1.1總線的基本概念,總線可分為以下幾類(lèi)： 內(nèi)部總線：CPU內(nèi)部連接各寄存器及運(yùn)算器部件之間的總線。 系統(tǒng)總線：外部

3、總線。CPU和計(jì)算機(jī)系統(tǒng)中其他高速功能部件相互連接的總線。 I/O總線：中低速I(mǎi)/O設(shè)備相互連接的總線。,7,6.1.1總線的基本概念,總線的特性可分為：物理特性、功能特性、電氣特性、時(shí)間特性。 物理特性：總線的物理連接方式（根數(shù)、插頭、插座形狀，引腳排列方式） 功能特性：每根線的功能 電氣特性：每根線上信號(hào)的傳遞方向及有效電平范圍。 時(shí)間特性：規(guī)定了每根總線在什么時(shí)間有效。,8,6.1.1總線的基本概念,相同的指令系統(tǒng)，相同的功能，不同廠家生產(chǎn)的各功能部件在實(shí)現(xiàn)方法上幾乎沒(méi)有相同的,但各廠家生產(chǎn)的相同功能部件卻可以互換使用，其原因何在呢? 為了使不同廠家生產(chǎn)的相同功能部件可以互換使用，就需要

4、進(jìn)行系統(tǒng)總線的標(biāo)準(zhǔn)化工作。目前，已經(jīng)出現(xiàn)了很多總線標(biāo)準(zhǔn)，如PCI、ISA等。 采用標(biāo)準(zhǔn)總線的優(yōu)點(diǎn) 簡(jiǎn)化系統(tǒng)設(shè)計(jì) 簡(jiǎn)化系統(tǒng)結(jié)構(gòu)，提高系統(tǒng)可靠性 便于系統(tǒng)的擴(kuò)充和更新,9,6.1.1總線的基本概念,總線帶寬：總線本身所能達(dá)到的最高傳輸速率。 一次操作可以傳輸?shù)臄?shù)據(jù)位數(shù) 如S100為8位，ISA為16位，EISA為32位，PCI可達(dá)64位。 總線寬度不會(huì)超過(guò)微處理器外部數(shù)據(jù)總線的寬度。,10,【例1】（1）某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHz，總線帶寬是多少? （2）如果一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘頻率升為66MH

5、z，總線帶寬是多少?,解：（1）設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得 Dr=D/T=D（1/T）=Df=4B33106/s=132MB/s （2）64位=8B Dr=Df=8B66106/s=528MB/s,11,6.1.2總線的連接方式,適配器（接口）：實(shí)現(xiàn)高速CPU與低速外設(shè)之間工作速度上的匹配和同步，并完成計(jì)算機(jī)和外設(shè)之間的所有數(shù)據(jù)傳送和控制。 單機(jī)系統(tǒng)中總線結(jié)構(gòu)的兩種基本類(lèi)型： 單總線：使用一條單一的系統(tǒng)總線來(lái)連接CPU、內(nèi)存和I/O設(shè)備。,12,6.1.2總線的連接方式,單總線結(jié)構(gòu)特點(diǎn)： 在單總線結(jié)構(gòu)中，要求連接到總

6、線上的邏輯部件必須高速運(yùn)行，以便在某些設(shè)備需要使用總線時(shí)，能迅速獲得總線控制權(quán)；而當(dāng)不再使用總線時(shí)，能迅速放棄總線控制權(quán)。否則，由于一條總線由多種功能部件共用，可能導(dǎo)致很大的時(shí)間延遲。,13,6.1.2總線的連接方式,多總線：在CPU、主存、I/O之間互聯(lián)采用多條總線。如圖所示。 ,14,6.1.2總線的連接方式,高速的CPU總線：CPU和cache之間采用 系統(tǒng)總線：主存連在其上。 高速總線上可以連接高速LAN（100Mb/s局域網(wǎng)）、視頻接口、圖形接口、SCSI接口（支持本地磁盤(pán)驅(qū)動(dòng)器和其他外設(shè)）、Firewire接口（支持大容量I/O設(shè)備）。高速總線通過(guò)擴(kuò)充總線接口與擴(kuò)充總線相連，擴(kuò)充總

7、線上可以連接串行方式工作的I/O設(shè)備。 通過(guò)橋CPU總線、系統(tǒng)總線和高速總線彼此相連。橋?qū)嵸|(zhì)上是一種具有緩沖、轉(zhuǎn)換、控制功能的邏輯電路。 多總線結(jié)構(gòu)體現(xiàn)了高速、中速、低速設(shè)備連接到不同的總線上同時(shí)進(jìn)行工作，以提高總線的效率和吞吐量，而且處理器結(jié)構(gòu)的變化不影響高速總線。,15,6.1.3總線的內(nèi)部結(jié)構(gòu),早期總線的內(nèi)部結(jié)構(gòu)如圖所示，它實(shí)際上是處理器芯片引腳的延伸，是處理器與I/O設(shè)備適配器的通道。這種簡(jiǎn)單的總線一般也由50100條線組成，這些線按其功能可分為三類(lèi)：地址線、數(shù)據(jù)線和控制線。,16,6.1.3總線的內(nèi)部結(jié)構(gòu),早期總線結(jié)構(gòu)的不足之處在于： CPU是總線上惟一的主控者。即使后來(lái)增加了具有簡(jiǎn)

8、單仲裁邏輯的DMA控制器以支持DMA傳送，但仍不能滿足多CPU環(huán)境的要求。 總線信號(hào)是CPU引腳信號(hào)的延伸，故總線結(jié)構(gòu)緊密與CPU相關(guān)，通用性較差。,17,6.1.4總線的內(nèi)部結(jié)構(gòu),當(dāng)代流行的總線內(nèi)部結(jié)構(gòu),18,6.1.4總線的內(nèi)部結(jié)構(gòu),由地址線、數(shù)據(jù)線、控制線組成。其結(jié)構(gòu)與簡(jiǎn)單總線相似，但一般是32條地址線，32或64條數(shù)據(jù)線。為了減少布線，64位數(shù)據(jù)的低32位數(shù)據(jù)線常常和地址線采用多路復(fù)用方式。 仲裁總線：包括總線請(qǐng)求線和總線授權(quán)線。 中斷和同步總線：用于處理帶優(yōu)先級(jí)的中斷操作，包括中斷請(qǐng)求線和中斷認(rèn)可線。 公用線：包括時(shí)鐘信號(hào)線、電源線、地線、系統(tǒng)復(fù)位線以及加電或斷電的時(shí)序信號(hào)線等。,1

9、9,6.1.5總線結(jié)構(gòu)實(shí)例,大多數(shù)計(jì)算機(jī)采用了分層次的多總線結(jié)構(gòu)。 右圖它是一個(gè)三層次的多總線結(jié)構(gòu)即有CPU總線、PCI總線和ISA總線。,20,6.1.5總線結(jié)構(gòu)實(shí)例,Pentium機(jī)的總線結(jié)構(gòu)分為三層：CPU總線、PCI總線和ISA總線。,,21,6.2 總線接口,一、信息的傳送方式 計(jì)算機(jī)系統(tǒng)中，傳輸信息基本有三種方式： 串行傳送 并行傳送 分時(shí)傳送 出于速度和效率上的考慮，系統(tǒng)總線上傳送的信息必須采用并行傳送方式。分時(shí)傳送即總線的分時(shí)復(fù)用。,22,6.2 總線接口,串行傳送 使用一條傳輸線，采用脈沖傳送。 主要優(yōu)點(diǎn)是只需要一條傳輸線，這一點(diǎn)對(duì)長(zhǎng)距離傳輸顯得特別重要，不管傳送的數(shù)據(jù)量有多

10、少，只需要一條傳輸線，成本比較低廉。 缺點(diǎn)就是速度慢。,23,6.2 總線接口,并行傳送 每一數(shù)據(jù)位需要一條傳輸線，一般采用電位傳送。 分時(shí)傳送 總線復(fù)用或是共享總線的部件分時(shí)使用總線。,24,6.2 總線接口,二、總線接口的基本概念 接口是CPU和主存、外設(shè)之間通過(guò)總線進(jìn)行連接的邏輯部件。,25,6.2 總線接口,接口的典型功能：控制、緩沖、狀態(tài)、轉(zhuǎn)換、整理、程序中斷。 一個(gè)適配器的兩個(gè)接口：一個(gè)同系統(tǒng)總線相連，采用并行方式，另外一個(gè)同設(shè)備相連，可能采用并行方式或是串行方式。,26,【例2】利用串行方式傳送字符（如圖），每秒鐘傳送的比特（bit）位數(shù)常稱為波特率。假設(shè)數(shù)據(jù)傳送速率是120個(gè)字

11、符/秒，每一個(gè)字符格式規(guī)定包含10個(gè)比特位（起始位、停止位、8個(gè)數(shù)據(jù)位），問(wèn)傳送的波特率是多少?每個(gè)比特位占用的時(shí)間是多少?,解： 波特率為：10位120/秒=1200波特 每個(gè)比特位占用的時(shí)間Td是波特率的倒數(shù)： Td=1/1200=0.83310-3s=0.833ms,27,6.3 總線的仲裁,連接到總線上的功能模塊有主動(dòng)和被動(dòng)兩種形態(tài)，其中主方可以啟動(dòng)一個(gè)總線周期，而從方只能響應(yīng)主方請(qǐng)求。每次總線操作，只能有一個(gè)主方，但是可以有多個(gè)從方。 為了解決多個(gè)功能模塊爭(zhēng)用總線的問(wèn)題，必須設(shè)置總線仲裁部件。 總線占用期：主方持續(xù)控制總線的時(shí)間。 按照總線仲裁電路的位置不同，仲裁方式分為集中式和分布

12、式兩種。,28,6.3 總線的仲裁,一、集中式仲裁 集中式仲裁有三種： 鏈?zhǔn)讲樵兎绞剑弘x中央仲裁器最近的設(shè)備具有最高優(yōu)先權(quán)，離總線控制器越遠(yuǎn)，優(yōu)先權(quán)越低。 優(yōu)點(diǎn)：只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線控制，并且這種鏈?zhǔn)浇Y(jié)構(gòu)很容易擴(kuò)充設(shè)備。 缺點(diǎn)：是對(duì)詢問(wèn)鏈的電路故障很敏感，優(yōu)先級(jí)固定。,29,6.3 總線的仲裁,計(jì)數(shù)器定時(shí)查詢方式：總線上的任一設(shè)備要求使用總線時(shí)，通過(guò)BR線發(fā)出總線請(qǐng)求。中央仲裁器接到請(qǐng)求信號(hào)以后，在BS線為“0”的情況下讓計(jì)數(shù)器開(kāi)始計(jì)數(shù)，計(jì)數(shù)值通過(guò)一組地址線發(fā)向各設(shè)備。每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請(qǐng)求總線的設(shè)備地址相一致時(shí)，該設(shè)備 置“1”BS

13、線，獲得了總線使用權(quán)，此時(shí)中止計(jì)數(shù)查詢。 每次計(jì)數(shù)可以從“0”開(kāi)始，也可以從中止點(diǎn)開(kāi)發(fā)始。如果從“0”開(kāi)始，各設(shè)備的優(yōu)先次序與鏈?zhǔn)讲樵兎ㄏ嗤瑑?yōu)先級(jí)的順序是固定的。如果從中止點(diǎn)開(kāi)始，則每個(gè)設(shè)備使用總線的優(yōu)級(jí)相等。 計(jì)數(shù)器的初值也可用程序來(lái)設(shè)置，這可以方便地改變優(yōu)先次序，但這種靈活性是以增加線數(shù)為代價(jià)的?？煞奖愕母淖儍?yōu)先級(jí)。,30,6.3 總線的仲裁,在獨(dú)立請(qǐng)求方式中，每一個(gè)共享總線的設(shè)備均有一對(duì)總線請(qǐng)求線BRi和總線授權(quán)線BGi。當(dāng)設(shè)備要求使用總線時(shí)，便發(fā)出該設(shè)備的請(qǐng)求信號(hào)?？偩€仲裁器中有一個(gè)排隊(duì)電路，它根據(jù)一定的優(yōu)先次序決定首先響應(yīng)哪個(gè)設(shè)備的請(qǐng)求，給設(shè)備以授權(quán)信號(hào)BGi。獨(dú)立請(qǐng)求方式的優(yōu)點(diǎn)是

14、響應(yīng)時(shí)間快，即確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少，用不著一個(gè)設(shè)備接一個(gè)設(shè)備地查詢。其次，對(duì)優(yōu)先次序的控制相當(dāng)靈活。它可以預(yù)先固定，例如BR0優(yōu)先級(jí)最高，BR1次之BRn最低；也可以通過(guò)程序來(lái)改變優(yōu)先次序；還可以用屏蔽（禁止）某個(gè)請(qǐng)求的辦法，不響應(yīng)來(lái)自無(wú)效設(shè)備的請(qǐng)求。因此當(dāng)代總線標(biāo)準(zhǔn)普遍采用獨(dú)立請(qǐng)求方式。,31,6.3 總線的仲裁,獨(dú)立請(qǐng)求方式：優(yōu)點(diǎn)是響應(yīng)時(shí)間快，即確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少。對(duì)優(yōu)先次序的控制也是相當(dāng)靈活的。,32,6.3 總線的仲裁,33,6.3 總線的仲裁,二、分布式仲裁 分布式仲裁：不需要中央仲裁器，而是多個(gè)仲裁器競(jìng)爭(zhēng)使用總線。當(dāng)它們有總線請(qǐng)求時(shí)，把它們唯一的仲裁號(hào)發(fā)送

15、到共享的仲裁總線上，每個(gè)仲裁器將仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)，并撤消它的仲裁號(hào)。最后，獲勝者的仲裁號(hào)保留在仲裁總線上。顯然，分布式仲裁是以優(yōu)先級(jí)仲裁策略為基礎(chǔ)。,34,6.3 總線的仲裁,分布式仲裁示意圖,35,6.3 總線的仲裁,（1）所有參與本次競(jìng)爭(zhēng)的各主設(shè)備將設(shè)備競(jìng)爭(zhēng)號(hào)CN取反后打到仲裁總線AB上，以實(shí)現(xiàn)“線或”邏輯。AB線低電平時(shí)表示至少有一個(gè)主設(shè)備的CNi為1，AB線高電平時(shí)表示所有主設(shè)備的CNi為0。 （2）競(jìng)爭(zhēng)時(shí)CN與AB逐位比較，從最高位（b7）至最低位（b0）以一維菊花鏈方式進(jìn)行，只有上一位競(jìng)爭(zhēng)得勝者Wi+1位為1。當(dāng)CN

16、i=1，或CNi=0且ABi為高電平時(shí)，才使Wi位為1。若Wi=0時(shí)，將一直向下傳遞，使其競(jìng)爭(zhēng)號(hào)后面的低位不能送上AB線。 （3）競(jìng)爭(zhēng)不到的設(shè)備自動(dòng)撤除其競(jìng)爭(zhēng)號(hào)。在競(jìng)爭(zhēng)期間，由于W位輸入的作用，各設(shè)備在其內(nèi)部的CN線上保留其競(jìng)爭(zhēng)號(hào)并不破壞AB線上的信息。 （4）由于參加競(jìng)爭(zhēng)的各設(shè)備速度不一致，這個(gè)比較過(guò)程反復(fù)（自動(dòng)）進(jìn)行，才有最后穩(wěn)定的結(jié)果。競(jìng)爭(zhēng)期的時(shí)間要足夠，保證最慢的設(shè)備也能參與競(jìng)爭(zhēng)。,36,6.4總線的定時(shí)和數(shù)據(jù)傳送模式,一、總線定時(shí) 總線的信息傳送過(guò)程：請(qǐng)求總線、總線仲裁、尋址、信息傳送、狀態(tài)返回。 定時(shí)：事件出現(xiàn)在總線上的時(shí)序關(guān)系。 同步定時(shí)： 異步定時(shí)：,37,6.4總線的定時(shí)和數(shù)

17、據(jù)傳送模式,1、同步定時(shí),38,6.4總線的定時(shí)和數(shù)據(jù)傳送模式,2、異步定時(shí),39,【例3】某CPU采用集中式仲裁方式，使用獨(dú)立請(qǐng)求與菊花鏈查詢相結(jié)合的二維總線控制結(jié)構(gòu)。每一對(duì)請(qǐng)求線BRi和授權(quán)線BGi組成一對(duì)菊花鏈查詢電路。每一根請(qǐng)求線可以被若干個(gè)傳輸速率接近的設(shè)備共享。當(dāng)這些設(shè)備要求傳送時(shí)通過(guò)BRi線向仲裁器發(fā)出請(qǐng)求，對(duì)應(yīng)的BGi線則串行查詢每個(gè)設(shè)備，從而確定哪個(gè)設(shè)備享有總線控制權(quán)。請(qǐng)分析說(shuō)明圖6.14所示的總線仲裁時(shí)序圖。,40,,,41,解：從時(shí)序圖看出，該總線采用異步定時(shí)協(xié)議。 當(dāng)某個(gè)設(shè)備請(qǐng)求使用總線時(shí)，在該設(shè)備所屬的請(qǐng)求線上發(fā)出申請(qǐng)信號(hào)BRi（1）。 CPU按優(yōu)先原則同意后給出授權(quán)

18、信號(hào)BGi作為回答（2）。 BGi鏈?zhǔn)讲樵兏髟O(shè)備，并上升從設(shè)備回答SACK信號(hào)證實(shí)已收到BGi信號(hào)（3）。 CPU接到SACK信號(hào)后下降BG作為回答（4）。 在總線“忙”標(biāo)志BBSY為“0”情況該設(shè)備上升BBSY，表示該設(shè)備獲得了總線控制權(quán)，成為控制總線的主設(shè)備（5）。 在設(shè)備用完總線后，下降BBSY和SACK（6） 釋放總線。 在上述選擇主設(shè)備過(guò)程中，可能現(xiàn)行的主從設(shè)備正在進(jìn)行傳送。此時(shí)需等待現(xiàn)行傳送結(jié)束，即現(xiàn)行主設(shè)備下降BBSY信號(hào)后（7），新的主設(shè)備才能上升BBSY，獲得總線控制權(quán)。,42,6.4總線的定時(shí)和數(shù)據(jù)傳送模式,二、總線數(shù)據(jù)傳送模式 讀、寫(xiě)操作：讀操作是由從方到主方的數(shù)據(jù)傳送；

19、寫(xiě)操作是由主方到從方的數(shù)據(jù)傳送。一般，主方先以一個(gè)總線周期發(fā)出命令和從方地址，經(jīng)過(guò)一定的延時(shí)再開(kāi)始數(shù)據(jù)傳送總線周期。為了提高總線利用率，減少延時(shí)損失，主方完成尋址總線周期后可讓出總線控制權(quán)，以使其他主方完成更緊迫的操作。然后再重新競(jìng)爭(zhēng)總線，完成數(shù)據(jù)傳送總線周期。,43,6.4總線的定時(shí)和數(shù)據(jù)傳送模式,塊傳送操作：只需給出塊的起始地址，然后對(duì)固定塊長(zhǎng)度的數(shù)據(jù)一個(gè)接一個(gè)地讀出或?qū)懭?。?duì)于CPU（主方）存儲(chǔ)器（從方）而言的塊傳送，常稱為猝發(fā)式傳送，其塊長(zhǎng)一般固定為數(shù)據(jù)線寬度（存儲(chǔ)器字長(zhǎng)）的4倍。例如一個(gè)64位數(shù)據(jù)線的總線，一次猝發(fā)式傳送可達(dá)256位。這在超標(biāo)量流水中十分有用。,44,6.4總線的定時(shí)

20、和數(shù)據(jù)傳送模式,寫(xiě)后讀、讀修改寫(xiě)操作：這是兩種組合操作。只給出地址一次（表示同一地址），或進(jìn)行先寫(xiě)后讀操作，或進(jìn)行先讀后寫(xiě)操作。前者用于校驗(yàn)?zāi)康模笳哂糜诙嗟莱绦蛳到y(tǒng)中對(duì)共享存儲(chǔ)資源的保護(hù)。這兩種操作和猝發(fā)式操作一樣，主方掌管總線直到整個(gè)操作完成。,45,6.4總線的定時(shí)和數(shù)據(jù)傳送模式,廣播、廣集操作：一般而言，數(shù)據(jù)傳送只在一個(gè)主方和一個(gè)從方之間進(jìn)行。但有的總線允許一個(gè)主方對(duì)多個(gè)從方進(jìn)行寫(xiě)操作，這種操作稱為廣播。與廣播相反的操作稱為廣集，它將選定的多個(gè)從方數(shù)據(jù)在總線上完成AND或OR操作，用以檢測(cè)多個(gè)中斷源。,46,6.4總線的定時(shí)和數(shù)據(jù)傳送模式,演示過(guò)程,47,6.5 HOST總線和PCI總

21、線,一、多總線結(jié)構(gòu) 如圖，典型的多總線結(jié)構(gòu)框圖。實(shí)際上，這也是高檔PC機(jī)和服務(wù)器的主板總線框圖。,48,6.5 HOST總線和PCI總線,HOST總線：該總線有CPU總線、系統(tǒng)總線、主存總線、前端總線等多種名稱，各自反映了總線功能的一個(gè)方面。這里稱“宿主”總線，也許更全面，因?yàn)镠OST總線不僅連接主存，還可以連接多個(gè)CPU。 HOST總線：連接“北橋”芯片與CPU之間的信息通路，它是一個(gè)64位數(shù)據(jù)線和32位地址線的同步總線。32位的地址線可支持處理器4GB的存儲(chǔ)尋址空間。總線上還接有L2級(jí)cache，主存與cache控制器芯片。后者用來(lái)管理CPU對(duì)主存和cache的存取操作。CPU擁有HOST

22、總線的控制權(quán)，但在必要情況下可放棄總線控制權(quán)。,49,6.5 HOST總線和PCI總線,PCI總線：連接各種高速的PCI設(shè)備。PCI是一個(gè)與處理器無(wú)關(guān)的高速外圍總線，又是至關(guān)重要的層間總線。它采用同步時(shí)序協(xié)議和集中式仲裁策略，并具有自動(dòng)配置能力。PCI設(shè)備可以是主設(shè)備，也可以是從設(shè)備，或兼而有之。在PCI設(shè)備中不存在DMA（直接存儲(chǔ)器傳送）的概念，這是因?yàn)镻CI總線支持無(wú)限的猝發(fā)式傳送。這樣，傳統(tǒng)總線上用DMA方式工作的設(shè)備移植到PCI總線上時(shí)，采用主設(shè)備工作方式即可。系統(tǒng)中允許有多條PCI總線，它們可以使用HOST橋與HOST總線相連，也可使用PCI/PCI橋與已和HOST總線相連的PCI總

23、線相連，從而得以擴(kuò)充PCI總線負(fù)載能力。 LAGACY總線：可以是ISA，EISA，MCA等這類(lèi)性能較低的傳統(tǒng)總線，以便充分利用市場(chǎng)上豐富的適配器卡，支持中、低速I(mǎi)/O設(shè)備。,50,6.5 HOST總線和PCI總線,在PCI總線體系結(jié)構(gòu)中有三種橋。其中HOST橋又是PCI總線控制器，含有中央仲裁器。橋起著重要的作用，它連接兩條總線，使彼此間相互通信。橋又是一個(gè)總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看到同樣的一份地址表。 橋本身的結(jié)構(gòu)可以十分簡(jiǎn)單，如只有信號(hào)緩沖能力和信號(hào)電平轉(zhuǎn)換邏輯，也可以相當(dāng)復(fù)雜，如有規(guī)程轉(zhuǎn)換、數(shù)據(jù)快存、裝拆數(shù)據(jù)

24、等。,51,6.5 HOST總線和PCI總線,二、 PCI總線信號(hào)線 PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送，利用橋可以實(shí)現(xiàn)總線間的猝發(fā)式傳送。寫(xiě)操作時(shí)，橋把上層總線的寫(xiě)周期先緩存起來(lái)，以后的時(shí)間再在下層總線上生成寫(xiě)周期，即延遲寫(xiě)。讀操作時(shí)，橋可早于上層總線，直接在下層總線上進(jìn)行預(yù)讀。無(wú)論延遲寫(xiě)和預(yù)讀，橋的作用可使所有的存取都按CPU的需要出現(xiàn)在總線上。,52,6.5 HOST總線和PCI總線,PCI總線信號(hào)線 必要引腳控設(shè)備49條 目標(biāo)設(shè)備47條 可選引腳51條（主要用于64位擴(kuò)展、中 斷請(qǐng)求、高速緩存支持等） 總引腳數(shù)120條（包含電源、地、保留 引腳等）,53,6.5 HOST總線和PCI

25、總線,三、總線周期類(lèi)型 PCI總線周期由當(dāng)前被授權(quán)的主設(shè)備發(fā)起。PCI支持任何主設(shè)備和從設(shè)備之間點(diǎn)到點(diǎn)的對(duì)等訪問(wèn)，也支持某些主設(shè)備的廣播讀寫(xiě)。 存儲(chǔ)器讀/寫(xiě)總線周期 存儲(chǔ)器寫(xiě)和使無(wú)效周期 特殊周期 配置讀/寫(xiě)周期,54,6.5 HOST總線和PCI總線,四、總線周期操作,55,6.5 HOST總線和PCI總線,PCI總線周期的操作過(guò)程有如下特點(diǎn)： （1）采用同步時(shí)序協(xié)議。總線時(shí)鐘周期以上跳沿開(kāi)始，半個(gè)周期高電平，半個(gè)周期低電平?？偩€上所有事件，即信號(hào)電平轉(zhuǎn)換出現(xiàn)在時(shí)鐘信號(hào)的下跳沿時(shí)刻，而對(duì)信號(hào)的采樣出現(xiàn)在時(shí)鐘信號(hào)的上跳沿時(shí)刻。 （2）總線周期由被授權(quán)的主方啟動(dòng)，以幀F(xiàn)RAME#信號(hào)變?yōu)橛行?lái)指

26、示一個(gè)總線周期的開(kāi)始。 （3）一個(gè)總線周期由一個(gè)地址期和一個(gè)或多個(gè)數(shù)據(jù)期組成。在地址期內(nèi)除給出目標(biāo)地址外，還在C/BE#線上給出總線命令以指明總線周期類(lèi)型。 （4）地址期為一個(gè)總線時(shí)鐘周期，一個(gè)數(shù)據(jù)期在沒(méi)有等待狀態(tài)下也是一個(gè)時(shí)鐘周期。一次數(shù)據(jù)傳送是在掛鉤信號(hào)IRDY#和TRDY#都有效情況下完成，任一信號(hào)無(wú)效（在時(shí)鐘上跳沿被對(duì)方采樣到），都將加入等待狀態(tài)。 （5）總線周期長(zhǎng)度由主方確定。在總線周期期間FRAME#持續(xù)有效，但在最后一個(gè)數(shù)據(jù)期開(kāi)始前撤除。即以FRAME#無(wú)效后，IRDY#也變?yōu)闊o(wú)效的時(shí)刻表明一個(gè)總線周期結(jié)束。由此可見(jiàn)，PCI的數(shù)據(jù)傳送以猝發(fā)式傳送為基本機(jī)制，單一數(shù)據(jù)傳送反而成為猝

27、發(fā)式傳送的一個(gè)特例。并且PCI具有無(wú)限制的猝發(fā)能力，猝發(fā)長(zhǎng)度由主方確定，沒(méi)有對(duì)猝發(fā)長(zhǎng)度加以固定限制。 （6）主方啟動(dòng)一個(gè)總線周期時(shí)要求目標(biāo)方確認(rèn)。即在FRAME#變?yōu)橛行Ш湍繕?biāo)地址送上AD線后，目標(biāo)方在延遲一個(gè)時(shí)鐘周期后必須以DEVSEL#信號(hào)有效予以響應(yīng)。否則，主設(shè)備中止總線周期。 （7）主方結(jié)束一個(gè)總線周期時(shí)不要求目標(biāo)方確認(rèn)。目標(biāo)方采樣到FRAME#信號(hào)已變?yōu)闊o(wú)效時(shí)，即知道下一數(shù)據(jù)傳送是最后一個(gè)數(shù)據(jù)期。目標(biāo)方傳輸速度跟不上主方速度，可用TRDY#無(wú)效通知主方加入等待狀態(tài)時(shí)鐘周期。當(dāng)目標(biāo)方出現(xiàn)故障不能進(jìn)行傳輸時(shí)，以STOP#信號(hào)有效通知主方中止總線周期。,56,6.5 HOST總線和PCI總

28、線,五、總線仲裁 PCI總線采用集中式仲裁方式，每個(gè)PCI主設(shè)備都有獨(dú)立的REQ#（總線請(qǐng)求）和GNT#（總線授權(quán)）兩條信號(hào)線與中央仲裁器相連。由中央仲裁器根據(jù)一定的算法對(duì)各主設(shè)備的申請(qǐng)進(jìn)行仲裁，決定把總線使用權(quán)授予誰(shuí)。但PCI標(biāo)準(zhǔn)并沒(méi)有規(guī)定仲裁算法。,57,6.6 InfiniBand標(biāo)準(zhǔn),,58,6.6 InfiniBand標(biāo)準(zhǔn),,返回,59,本 章 小 結(jié),總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通道，并在爭(zhēng)用資源的基礎(chǔ)上進(jìn)行工作。 總線有物理特性、功能特性、電氣特性、機(jī)械特性，因此必須標(biāo)準(zhǔn)化。 微型計(jì)算機(jī)系統(tǒng)的標(biāo)準(zhǔn)總線從ISA總線（16位，帶寬8MB/s

29、）發(fā)展到EISA總線（32位，帶寬33.3MB/s）和VESA總線（32位，帶寬132MB/s），又進(jìn)一步發(fā)展到PCI總線（64位，帶寬264MB/s）。 衡量總線性能的重要指標(biāo)是總線帶寬，它定義為總線本身所能達(dá)到的最高傳輸速率。,返回,60,本 章 小 結(jié),當(dāng)代流行的標(biāo)準(zhǔn)總線追求與結(jié)構(gòu)、CPU、技術(shù)無(wú)關(guān)的開(kāi)發(fā)標(biāo)準(zhǔn)。其總線內(nèi)部結(jié)構(gòu)包含： 數(shù)據(jù)傳送總線（由地址線、數(shù)據(jù)線、控制線組成）； 仲裁總線； 中斷和同步總線； 公用線（電源、地線、時(shí)鐘、復(fù)位等信號(hào)線）。 計(jì)算機(jī)系統(tǒng)中，根據(jù)應(yīng)用條件和硬件資源不同，信息的傳輸方式可采用： 并行傳送； 串行傳送； 復(fù)用傳送。,返回,61,本 章 小 結(jié),各種外圍

30、設(shè)備必須通過(guò)I/O接口與總線相連。I/O接口是指CPU、主存、外圍設(shè)備之間通過(guò)總線進(jìn)行連接的邏輯部件。接口部件在它動(dòng)態(tài)聯(lián)結(jié)的兩個(gè)功能部件間起著緩沖器和轉(zhuǎn)換器的作用，以便實(shí)現(xiàn)彼此之間的信息傳送。 總線仲裁是總線系統(tǒng)的核心問(wèn)題之一。為了解決多個(gè)主設(shè)備同時(shí)競(jìng)爭(zhēng)總線控制權(quán)的問(wèn)題，必須具有總線仲裁部件。它通過(guò)采用優(yōu)先級(jí)策略或公平策略，選擇其中一個(gè)主設(shè)備作為總線的下一次主方，接管總線控制權(quán)。按照總線仲裁電路的位置不同: 集中式仲裁:仲裁方式必有一個(gè)中央仲裁器，它受理所有功能模塊的總線請(qǐng)求，按優(yōu)先原則或公平原則。 分布式仲裁。分布式仲裁不需要中央仲裁器，每個(gè)功能模塊都有自己的仲裁號(hào)和仲裁器。,返回,62,本

31、 章 小 結(jié),總線定時(shí)是總線系統(tǒng)的又一核心問(wèn)題之一。為了同步主方、從方的操作，必須制訂定時(shí)協(xié)議，通常采用同步定時(shí)與異步定時(shí)兩種方式 在同步定時(shí)協(xié)議中，事件出現(xiàn)在總線上的時(shí)刻由總線時(shí)鐘信號(hào)來(lái)確定，總線周期的長(zhǎng)度是固定的。 在異步定時(shí)協(xié)議中，后一事件出現(xiàn)在總線上的時(shí)刻取決于前一事件的出現(xiàn)，即建立在應(yīng)答式或互鎖機(jī)制基礎(chǔ)上，不需要統(tǒng)一的公共時(shí)鐘信號(hào)。 在異步定時(shí)中，總線周期的長(zhǎng)度是可變的。當(dāng)代的總線標(biāo)準(zhǔn)大都能支持以下數(shù)據(jù)傳送模式：讀/寫(xiě)操作；塊傳送操作；寫(xiě)后讀、讀修改寫(xiě)操作；廣播、廣集操作。,返回,63,本 章 小 結(jié),PCI總線是當(dāng)前實(shí)用的總線，是一個(gè)高帶寬且與處理器無(wú)關(guān)的標(biāo)準(zhǔn)總線，又是重要的層次總線。它采用同步定時(shí)協(xié)議和集中式仲裁策略，并具有自動(dòng)配置能力。PCI適合于低成本的小系統(tǒng)，因此在微型機(jī)系統(tǒng)中得到了廣泛的應(yīng)用。 InfiniBand標(biāo)準(zhǔn)，瞄準(zhǔn)了高端服務(wù)器市場(chǎng)的最新I/O規(guī)范，它是一種基于開(kāi)關(guān)的體系結(jié)構(gòu)，可連接多達(dá)64000個(gè)服務(wù)器、存儲(chǔ)系統(tǒng)、網(wǎng)絡(luò)設(shè)備，能替代當(dāng)前服務(wù)器中的PCI總線，數(shù)據(jù)傳輸率高達(dá)30GB/s。因此適合于高成本的較大規(guī)模計(jì)算機(jī)系統(tǒng)。,返回,