《計算機(jī)硬件課程設(shè)計指導(dǎo)書.doc》由會員分享，可在線閱讀，更多相關(guān)《計算機(jī)硬件課程設(shè)計指導(dǎo)書.doc（34頁珍藏版）》請在裝配圖網(wǎng)上搜索。

第一章 可編程集成電路基礎(chǔ) 1.1 概述 1.2 在系統(tǒng)可編程邏輯器件的結(jié)構(gòu) 1.2.1 ispLSI1016 1.2.2 編程接口和編程 第二章 硬件描述語言VHDL基礎(chǔ) 2.1 概述 2.2 VHDL語言語法規(guī)則 2.2.1 標(biāo)識符 （ Identifiers） 2.2.2 數(shù)據(jù)對象 ( Data Objects ) 2.2.3 數(shù)據(jù)類型 ( Data Types ) 2.2.4 運(yùn)算符 ( Operators) 2.3 VHDL的語句結(jié)構(gòu)分類 2.3.1 庫 2.3.2 實(shí)體說明 2.3.3 結(jié)構(gòu)定義 2.4 順序語句 2.4.1 信號賦值語句 2.4.2 變量賦值語句 2.4.3 if_then_else語句 2.4.4 case_when語句 2.5 并行語句 2.5.1 when_else語句 2.5.2 with_select_when語句 2.6 結(jié)構(gòu)體的子結(jié)構(gòu)描述 2.6.1 block語句 2.6.2 Proess ( 進(jìn)程 ) 語句 2.6.3 子程序 2.6.4 程序包 2.7 基本邏輯電路設(shè)計 第三章 ispDesignEXPERT 開發(fā)系統(tǒng) 第四章 設(shè)計示例 第二章 硬件描述語言VHDL基礎(chǔ) 2.1 概 述 隨著集成電路的設(shè)計規(guī)模的增大和復(fù)雜程度日益增高，傳統(tǒng)的數(shù)字電路設(shè)計方法不適合設(shè)計大規(guī)模的系統(tǒng)。眾多軟件公司開發(fā)研制了具有自己特色的電路硬件描述語言（Hardware Description Language,HDL），存在著很大的差異，因此，需要一種強(qiáng)大的、標(biāo)準(zhǔn)化的硬件描述語言，作為可相互交流的設(shè)計環(huán)境。美國國防部在80年代初提出了VHSIC（Very High Speed Integrated Circuit）計劃，其目的是為大規(guī)模集成電路設(shè)計，建立一項(xiàng)新的描述方法。1981年提出了一種新的HDL，稱之為VHSIC Hardware Description Language，簡稱為VHDL，VHDL語言可描述一個數(shù)字電路的輸入、輸出以 及相互間的行為與功能，它特有的層次性設(shè)計語法結(jié)構(gòu)適合大型設(shè)計項(xiàng)目的團(tuán)隊(duì)合作，是目前最通用的硬件描述語言。 這種語言有如下的諸多優(yōu)點(diǎn)： 1. 可描述復(fù)雜的數(shù)字電路系統(tǒng)； 2．成為國際的硬件描述語言標(biāo)準(zhǔn)，1987年被采納為IEEE1076標(biāo)準(zhǔn) 3．與硬件獨(dú)立，一個設(shè)計可用于不同的硬件結(jié)構(gòu)，而且設(shè)計時不必了解過多的硬件細(xì)節(jié)； 4．有豐富的軟件支持VHDL的綜合和仿真，從而能在設(shè)計階段就能發(fā)現(xiàn)設(shè)計中的Bug，縮短設(shè)計時間，降低成本； 5．VHDL有良好的可讀性，容易理解。 2.2 VHDL語言的語法規(guī)則 2.2.1．VHDL標(biāo)識符（Identifiers） ü 基本標(biāo)識符由字母、數(shù)字和下劃線組成； ü 第一個字符必須是字母； ü 最后一個字符不能是下劃線； ü 不允許連續(xù)2個下劃線； ü 保留字(關(guān)鍵字)不能用于標(biāo)識符； ü 大小寫是等效的。 2.2.2 數(shù) 據(jù) 對 象 （ Data Objects ） VHDL中常用的數(shù)據(jù)對象有：常量、信號和變量，常量相當(dāng)于電路中的恒定電平，信號和變量相當(dāng)于電路中的連線和連線上的信號值。 1 常 量 (Constant) 常量聲明即為一個常量名賦予一個固定值，其一般格式為： CONSTANT 常量名：數(shù)據(jù)類型：=表達(dá)式； 常量可在Library、Entity、Architecture、Process 中進(jìn)行定義，其有效范圍也相應(yīng)限定。例如： CONSTANT w: integer := 8; -- “w” 是整數(shù)類型的常數(shù),其值為“8” 2 信 號 (Signal) 信號沒有方向性，是一個全局量，用于進(jìn)程之間的通信，聲明電路內(nèi)部的信號。在Entity中和Architecture中聲明，信號聲明語句格式為： SIGNAL 信號名：數(shù)據(jù)類型 約束條件：=表達(dá)式； 例如： SIGNAL GROUND: BIT : = ’0’ ; 符號“：=”表示直接賦值，用于指定信號的初始值。 信號賦值語句的格式為： [ 信號名 ] <= [ 表達(dá)式 ] [ AFTER [ 時間表達(dá)式]]； 其中時間表達(dá)式指定延遲時間，如果省略AFTER語句，則延遲時間取默認(rèn)值。 3 變 量 (Variable) 變量屬于臨時數(shù)據(jù)，沒有物理意義，只能在Process和Function中定義，并只在其內(nèi)部有效。其聲明格式為： variable 變量名： 數(shù)據(jù)類型 約束條件：=表達(dá)式； 例如： variable count: INTEGER RANCE 0 TO 255:=10; 變量count為整數(shù)類型，RANCE 0 TO 255是對類型INTEGER的附加限制，該語句一旦執(zhí)行，立即將初始值10賦予變量。 2.2.3．?dāng)?shù)據(jù)類型 VHDL的數(shù)據(jù)類型定義非常嚴(yán)格，規(guī)定每一個對象都必須有明確的數(shù)據(jù)類型。不同類型之間的數(shù)據(jù)不可直接代入，連接不同數(shù)據(jù)類型的信號為非法。賦予一個值的對象只有一個類型，且只能具有該類型的值。 1. 定義數(shù)據(jù)類型 在std庫中有一個標(biāo)準(zhǔn)程序包，其中定義了一些預(yù)定義的數(shù)據(jù)類型。用VHDL編寫程序時，該庫自動打開，所以使用這些數(shù)據(jù)類型時，不需要再次打開。 常用的預(yù)定義的數(shù)據(jù)類型如下： (1)整數(shù)(Integer) VHDL的算術(shù)運(yùn)算符均定義范圍為32位的整數(shù)。描述算術(shù)運(yùn)算時，一般使用整數(shù)類型，但是使用整數(shù)很難表示未知或三態(tài)等邏輯狀態(tài)。 (2)實(shí)數(shù)(Real) 實(shí)數(shù)取值范圍為-1.0E38~+1.0E38。由于處理實(shí)數(shù)的運(yùn)算需要大量資源，故一般可編程邏輯器件開發(fā)系統(tǒng)中的VHDL綜合器不支持這種數(shù)據(jù)類型。 (3)位(Bit)和位矢量(Bit_Vector) 位和位矢量類型的通用性強(qiáng)。位只能取值0或1，其值放在單引號中；位矢量為雙引號括的一組位數(shù)據(jù)，一般表示總線的狀態(tài)，如： “001100” X”00cce2000” X表示是十六進(jìn)制。 (4)布爾(Boolean) 布爾數(shù)據(jù)類型經(jīng)常用于邏輯關(guān)系運(yùn)算中，其取值只有TRUE或FALSE。 (5)字符(CHARACTER) 當(dāng)對一個變量執(zhí)行字符賦值操作時，應(yīng)先聲明后賦值。例如將字符A賦給變量C，聲明如下： variable C： character； 然后執(zhí)行賦值操作： C：= ′A′； 其中字符A放在單引號中。 (6)時間(Time) 時間是一個物理量，其格式如下： TYPE 數(shù)據(jù)類型名 Is 范圍； UNITS 基本單位； 單位； END UNITS； 例如，在STD庫中的STANDARD程序包中，如下定義時間類型： TYPE Time IS -2147483647 TO 2147483647； UNITS fs； ps=1000 fs； us=1000 ps； us=1000 ns； ms=1000 us； sec=1000 ms； min=60 sec； hr=60 min； END UNITS； 2. IEEE預(yù)定義的標(biāo)準(zhǔn)邏輯數(shù)據(jù)類型 VHDL的標(biāo)準(zhǔn)數(shù)據(jù)“BIT”類型是一個不可描述高阻狀態(tài)的邏輯數(shù)據(jù)類型，定義為該類型的數(shù)據(jù)對象的取值是0或1。在IEEE庫中的程序包STD_LOGIC_1164中定義了包含高阻(‘Z’)和不定(‘X’)狀態(tài)的標(biāo)準(zhǔn)邏輯位和邏輯矢量數(shù)據(jù) STD_LOGIC和STD_ LOGIC_VECTOR類型。 使用這類數(shù)據(jù)類型時，必須寫出庫聲明語句和使用程序包集合的聲明語句。 3. 用戶定義的數(shù)據(jù)類型 VHDL允許用戶根據(jù)芯片的資源和實(shí)際的需要定義數(shù)據(jù)類型。 用戶定義的數(shù)據(jù)類型格式： TYPE 數(shù)據(jù)類型名 {數(shù)據(jù)類型名} 數(shù)據(jù)類型定義； 可以由用戶定義的數(shù)據(jù)類型有：枚舉(Enumerated)類型、整數(shù)(Integer)類型、實(shí)數(shù)(Real)類型、數(shù)組(Array)類型、存取(Access)類型、文件(File)類型、記錄(Record)類型及時間(Time)類型(物理類型)，常用類型有： (1)枚舉類型 枚舉類型是一種特殊的數(shù)據(jù)類型，用符號表示一組實(shí)際的二進(jìn)制數(shù)。這種類型適合表示有限狀態(tài)機(jī)的狀態(tài)，有助于改善復(fù)雜電路的可讀性。 定義格式： TYPE 數(shù)據(jù)類型名 IS (元素，元素，…)； 例如： TYPE states IS (stO， stl， st2， st3)； 在綜合過程中，通常自動編碼枚舉類型。例如將上述語句中的stO編碼為0，以后的元素依次加1。 (2)整數(shù)(Integer)和實(shí)數(shù)(Real)類型 整數(shù)和實(shí)數(shù)類型在標(biāo)準(zhǔn)程序包中已定義。在實(shí)際應(yīng)用中，由于數(shù)據(jù)類型的取值范圍比較小，故應(yīng)重新定義。 特別要注意限定取值范圍，以提高芯片的利用率。例如，有很多開始學(xué)習(xí)編寫VHDL程序的初學(xué)者，往往忘記添加定義整數(shù)類型名的約束范圍，編寫程序后，綜合也可通過。但是將該程序轉(zhuǎn)換為具體的在系統(tǒng)可編程邏輯芯片的熔絲圖文件時，開發(fā)可編程邏輯器件的系統(tǒng)卻顯示該芯片的資源不夠，即使一個使用非常少的邏輯門和寄存器即可完成的簡單程序也不能夠滿足要求。這是因?yàn)椴患蛹s束范圍時，EDA開發(fā)軟件將該整數(shù)類型名的整數(shù)范圍定義為默認(rèn)范圍，占用芯片內(nèi)部的資源非常多。 定義格式： TYPE 數(shù)據(jù)類型名 Is 數(shù)據(jù)類型定義 約束范圍； 例如： TYPE digit IS INTEGER RANGE 0 TO 9； TYPE digit IS REAL RANGE -1．0 TO 1．0； (3)數(shù)組(Array)類型 數(shù)組是相同類型數(shù)據(jù)集合形成的一個新的數(shù)據(jù)類型，可以是一維或多維數(shù)組，定義格式為： TYPE 數(shù)據(jù)類型名 IS ARRAY 范圍 OF 原數(shù)據(jù)名 例如： TYPE word IS ARRAY (15 DOWNTO 0) OF BIT； 其中15指定數(shù)組元素的個數(shù)為16個，DOWNTO指定下標(biāo)以降序變化。 例如： TYPE matrix IS ARRAY (1 TO 8，1 TO 8) OF BIT； TO指定下標(biāo)以升序變化，按低到高的順序排列8個元素。 為了使整個設(shè)計保持一致的設(shè)計風(fēng)格，建議采用關(guān)鍵字“DOWNTO”說明數(shù)組或向量。向量最高位的下標(biāo)值最大，并且處于向量的最左邊。 (4)記錄(Record)類型 記錄將不同類型的數(shù)據(jù)和數(shù)據(jù)名組織在一起形成一個新的數(shù)據(jù)類型，其定義格式為： TYPE 數(shù)據(jù)類型名 IS RECORD 元素名：數(shù)據(jù)類型名； 元素名：數(shù)據(jù)類型名； END RECORD； 例如： TYPE bank IS RECORD addr0：STD_ LOGIC_VECTOR(7 DOWNTO 0)； r0： INTEGER； END RECORD； 4. 屬性 VHDL中可以具有屬性(attribute)的項(xiàng)(items)如下： (1)類型和子類型。 (2)過程和函數(shù)。 (3)信號、變量和常量。 (4)實(shí)體、結(jié)構(gòu)體、配置和程序包。 (5)元件。 (6)語句標(biāo)號。 屬性是上述項(xiàng)目的特征，通過預(yù)定義屬性描述語句可以得到預(yù)定義項(xiàng)目的有關(guān)值、功能、類型和范圍。預(yù)定義的屬性類型有：類型(TYPES)、數(shù)組、信號和字符串。定義屬性的一般格式為: 項(xiàng)目名′屬性表示符； (1)類型(TYPES)的屬性 常用類型屬性有： T′LEFT：T中最左端的值。 T′RIGHT：T中最右端的值。 T′HIGH：T中的最大值。 T′LOW：T中的最小值。 T′POS(n)：參數(shù)n在T中位置序號。 T′VAL(n)．T中位置為n的值。 T′SUCC(n)：得到的值為T′VAL(T′POS(n)+1)。 T′PRED(n)：得到的值為T′VAL(T′POS(n)-1)。 T′LEFTOF(n)：得到靠近輸入n的左邊的值。 T′RIGHTOF(n)：得到靠近輸入n的右邊的值。 例如： TYPE number IS INTEGER 0 TO 9； … i ：=number′LEFT； --i=0 i ：=number′RIGHT； --i=9 i ：=number′HIGH； --i=9 i ：=number′LOW； --i=0 (2)數(shù)組屬性 常用的數(shù)組屬性有： A′LEFT(n)：索引號n的區(qū)間的左端位置序號。 A′RIGHT(n)：索引號n的區(qū)間的右端位置序號。 A′fHIGH(n)：索引號n的區(qū)間的高端位置序號。 A′LOW(n)：索引號n的區(qū)間的低端位置序號。 A′LENGTH(n)：索引號n的區(qū)間的長度值。 A′RANGE(n)：索引號n的區(qū)間的范圍。 例如： TYPE bitll IS ARRAY (10 TO 20) OF BIT； VARIABLE len： INTEGER； … len：=bitll′LENGTH； --len=11 (3)信號屬性 s′DELAYED(t)：延時t個時間單位的信號。 s′STABLE(t)：在t個時間單位內(nèi)，如果沒有時間發(fā)生，返回TRUE：否則返回FALSE。 s′QUIET(t)：如果該信號在t個時間單位內(nèi)沒有發(fā)生變化，返回TRUE：否則返回FALSE。 s′TRANSACTION：建立一個BIT類型的信號，當(dāng)s每次改變時，該BIT信號翻轉(zhuǎn)。 s′EVENT：若在當(dāng)前模擬周期內(nèi)，該信號發(fā)生了某個事件(信號值變化)，返回TRUE：否則返回FALSE。事件(EVENT)要求信號值發(fā)生變化。 s′ACTIVE：若在當(dāng)前模擬周期內(nèi)該信號發(fā)生事件處理，返回TRUE：否則返回FALSE。信號的活躍(ACTIVE)指信號值的任何變化。 s′LAST_EVENT：該信號前一個事件發(fā)生到現(xiàn)在所經(jīng)過的時間。 s′LAST_VALUE：該信號在最近一個事件發(fā)生以前的值。 s′LAST_ACTIVE；從前一個事件處理到現(xiàn)在所經(jīng)過的時間。 例如： 表示一個上升沿時鐘clk： clk′EVENT AND clk=′1′； ——一種方法 NOT clk′STABLE AND clk=′1′； ——另—種方法 表示一個下降沿時鐘clk： clk′EVENT AND clk=′0′； 2.2.4. VHDL 運(yùn) 算 符 VHDL 為 構(gòu) 造 計 算 數(shù) 值 的 表 達(dá) 式 提 供 了 許 多 預(yù) 定 義 運(yùn) 算 符。 預(yù) 定 義 運(yùn) 算 符 可 分 四 種 類 型： 算 術(shù) 運(yùn) 算 符、 關(guān) 系 運(yùn) 算 符、 邏 輯 運(yùn) 算 符 與 連 接 運(yùn) 算 符。 分 組 算 符 運(yùn) 算 二 元 運(yùn) 算 符 + - * / mod rem ** 加 減 乘 除 求 模 求 余 乘 方 一 元 運(yùn) 算 符 + - abs 正 號 負(fù) 號 求 絕 對 值 關(guān) 系 運(yùn) 算 符 = /= < > <= >= 相 等 不 等 小 于 大 于 小 于 等 于 * 大 于 等 于 二 元 邏 輯 運(yùn) 算 and or nand nor xor 邏 輯 與 邏 輯 或 與 非 或 非 異 或 一 元 邏 輯 運(yùn) 算 not 求 補(bǔ) 連 接 & 連 接 ** 注：（1） 其 中 ‘<=’ 操 作 符 也 用 于 表 示 賦 值 操 作； （2） 連接運(yùn)算符&用于位的連接。用于一維數(shù)組時，右邊的內(nèi)容接在左邊之后形成一個新的數(shù)組。例如：a 和 b 都是具有兩位長度的位矢量，用連接符號連接后 （y <= a & b;），y(3) = a(1)， y(0)= b(0)。 2.3 VHDL語句結(jié)構(gòu)分類 VHDL的程序結(jié)構(gòu)由三部分構(gòu)成：庫、實(shí)體說明和結(jié)構(gòu)定義。 2.3.1. 庫 (LIBRARY) 庫 是 專 門 存 放 預(yù) 編 譯 程 序 包 (package) 的 地 方, 這 樣 它 們 就 可 以 在 其 它 設(shè) 計 中 被 調(diào) 用。 最常用的資源庫為IEEE庫，包含有IEEE標(biāo)準(zhǔn)的程序包，其中std_logic_1164是重要的程序包，大部分基于數(shù)字系統(tǒng)的程序包均以此程序包中所設(shè)定的標(biāo)準(zhǔn)為基礎(chǔ)。 一般使用程序包中的數(shù)據(jù)類或子程序時，需要首先聲名程序包所在的庫（使用LIBERARY語句）和程序包的名稱（使用USE語句, USE 語 句 后 跟 保 留 字 ALL, 表 示 使 用 庫/ 程 序 包 中 的 所 有 定 義。） 例 庫內(nèi)資源使用舉例 LIBRARY ieee; -- IEEE 標(biāo) 準(zhǔn) 庫 的 標(biāo) 志 名 USE ieee.std_logic_1164.ALL; -- 程 序 包 名 USE ieee.std_logic_unsigned.ALL; 前兩條語句表示打開IEEE標(biāo)準(zhǔn)庫中的std_logic_1164程序包中的所有資源?！癷eee.std_logic_unsigned” 庫 允 許 對 “std_logic” 類 型 的 信 號 使 用 某 些 運(yùn) 算 符。 VHDL語言描述的對象稱為實(shí)體（ENTITY），實(shí)體可以代表如CPU那樣的復(fù)雜電路，也可以代表一塊電路板、一個芯片或一個門電路。一個基本設(shè)計實(shí)體（Design Entity）由實(shí)體說明(Entity Declaration )和結(jié)構(gòu)體 (Architecture Body)兩部分構(gòu)成。實(shí)體說明部分規(guī)定了設(shè)計單元的公共信息（輸入輸出端口信號或引腳），而結(jié)構(gòu)體部分定義了設(shè)計單元具體的內(nèi)部特性。 2.3.2 實(shí)體說 明(entity) 實(shí)體是設(shè)計中最基本的模塊，用來定義一個IC引腳規(guī)格及基本參數(shù)。其結(jié)構(gòu)如下： ENTITY 實(shí)體名 IS [類屬參數(shù)說明]； [端口說明]； END 實(shí)體名； 實(shí) 體的 通 信 點(diǎn) 是 端 口 (PORT) ，端口說明是對基本設(shè)計實(shí)體單元與外部接口的描述，一般書寫格式為： PORT ( 端口名，端口名，…：模式 數(shù)據(jù)類型名; 端口名，端口名，…：模式 數(shù)據(jù)類型名; … 端口名，端口名，…：模式 數(shù)據(jù)類型名; ); 每 個 端 口 必 須 定 義 ： ? 信 號 名: 端 口 信 號 名 在 實(shí) 體 中 必 須 是 唯 一 的 ? 屬 性: 它 包 括 2 模 式 (MODE): 決 定 信 號 的 方 向； 2 類 型 (TYPE): 端 口 所 采 用 的 數(shù) 據(jù) 類 型。 2 端 口 模 式 (MODE) 有 以 下 幾 種 類 型： ü IN 信 號 進(jìn) 入 實(shí) 體 但 并 不 輸 出 ü OUT 信 號 輸 出 到 實(shí) 體 外 部，但 不 會 在 內(nèi) 部 反 饋 使 用 ü INOUT 信 號 是 雙 向 的 (既 可 以 進(jìn) 入 實(shí) 體，也 可 以 離 開 實(shí) 體) ü BUFFER 信 號 輸 出 到 實(shí) 體 外 部, 但 同 時 也 在 實(shí) 體 內(nèi) 部 反 饋 VHDL語言有10種數(shù)據(jù)類型，在邏輯電路設(shè)計中可以用std_logic說明的位邏輯數(shù)據(jù)bit，也可以使用 std_logic_vector 說明的位矢量 bit_vector 。在使用時，須在實(shí)體說明之前增加兩條語句： LIBRARY IEEE; ---IEEE庫 USE IEEE.STD_LOGIC_1164.ALL; ---調(diào)用其中STD_LOGIC_1164程序包中所有的資源 (.ALL) 例 實(shí)體的表述方法舉例 如 下 圖 所 示，D 是 16-bit 輸 入 總 線，CLK, Reset, 和 OE 是 輸 入 信 號，Q 是 16-bit 三 態(tài) 輸 出 總 線，AD 是 16-bit 雙 向 總 線，INT 是 輸 出 信 號, 但 也 在 內(nèi) 部 使 用，AS 是 三 態(tài) 輸 出 信 號 圖1. 實(shí)體my_design1的外部端口 實(shí) 體 my_design1 的VHDL 表 述 為： ENTITY my_design1 is PORT ( d: IN std_logic_vector (15 downto 0); clk,reset,oe: IN std_logic; q: OUT std_logic_vector (15 downto 0); ad: INOUT std_logic_vector (15 downto 0); int: BUFFER std_logic; as: OUT std_logic ); END my_design1; 2.3.3 結(jié) 構(gòu) 體 (Architecture) 結(jié)構(gòu)體描述了實(shí)體中具體的邏輯功能，格式如下： ARCHITECTURE 結(jié)構(gòu)體名 of 實(shí)體名 is [定義語句] 內(nèi)部信號，常數(shù)，數(shù)據(jù)類型等的定義； BEGIN [并發(fā)處理語句]； END 結(jié)構(gòu)體名; 注：結(jié)構(gòu)體包含的并發(fā)描述語句，語句執(zhí)行的順序與其出現(xiàn)的次序無關(guān)。 例 結(jié)構(gòu)體描述方法舉例 ENTITY logic IS PORT ( a,b : IN std_logic; w, x, y: OUT std_logic; z: OUT std_logic_vector (3 downto 0)); END logic; ARCHITECTURE behavior of logic is BEGIN y <= (a AND b); w <= (a OR b); x <= ‘1’; z <= “0101”; END behavior; 2.4 順序語句 ( Sequential 語 句 ) 順序描述語句按出現(xiàn)的次序順序執(zhí)行，出現(xiàn)在進(jìn)程（Process）或子程序中。VHDL中的順序語句有： 2.4.1 信號賦值語句 格式為： 信號名 <= 信號變量表達(dá)式 賦值符號兩邊信號量的類型和長度應(yīng)該一致。 2.4.2 變量賦值語句 格式為：變量名：= 表達(dá)式； 變量賦值僅用在進(jìn)程、函數(shù)和過程中。賦值符號也可為任何對象賦初值。 Process，F(xiàn)unction，Procedure中的語句都是順序執(zhí)行的， 2.4.3 IF-THEN-ELSE 該語句根據(jù)一個或一組條件的布爾運(yùn)算而選擇某一特定的執(zhí)行通道，其格式如下： IF <條件> THEN 順序處理語句； ELSIF <條件> THEN 順序處理語句； ELSE 順序處理語句； END IF； 例 IF-THEN-ELSE 語句舉例 PROCESS (sel, a, b, c, d) BEGIN if (sel = “00”) then step <= a; elsif (sel = “01”) then step <= b; elsif (sel = “10”) then step <= c; else step <= d; end if; END PROCESS; ELSIF 允許在一個語句中出現(xiàn)多重條件。每一個“IF”語句都必須有一個對應(yīng)的“END IF” 語句。 2.4.4 CASE-WHEN 語 句 該語句只能在進(jìn)程中使用，格式如下： CASE 表達(dá)式 IS WHEN 條件表達(dá)式 => 順序處理語句; END CASE; CASE 和 IS 間的表達(dá)式取值滿足條件表達(dá)式的值時，程序執(zhí)行由符號=>指定的順序處理語句。 例 CASE語句舉例 library ieee; use ieee.std_logic_1164.all; entity mux is port (a,b,c : in std_logic; output: out std_logic ); end mux; ARCHITECTURE archdesign OF mux IS SIGNAL option: std_logic_vector(0 TO 1); BEGIN decode: PROCESS (a, b, c, option) BEGIN CASE option IS WHEN "00" => output <= a; WHEN "01" => output <= b; WHEN "10" => output <= c; WHEN OTHERS => output <= '0'; END CASE; END PROCESS decode; END archdesign; 2.4.5 WAIT 語句 進(jìn)程（PROCESS）的執(zhí)行過程可以由WAIT等待語句控制，WAIT語句有以下4種格式： WAIT : 無限等待； WAIT ON （信號名表）：當(dāng)其中任何一個信號發(fā)生變化，激活該進(jìn)程； WAIT UNTIL （條件表達(dá)式）：當(dāng)條件表達(dá)式的取值為真時，激活該進(jìn)程； WAIT FOR （時間表達(dá)式）： 給出了進(jìn)程被掛起的最長時間，一旦超過該值，則激活進(jìn)程。 2.5 并 行 (Concurrent) 語 句 并行語句位于進(jìn)程外部，語句不分先后，同時執(zhí)行。在此主要講述常用的 WHEN-ELSE 語句和 WITH-SELECT-WHEN 語句。 2.5.1 WHEN-ELSE 語句 這種條件型信號賦值語句根據(jù)不同的條件，將不同的值賦給信號，其格式如下： 信號名 <= 表達(dá)式1 when 條件1 else 表達(dá)式2 when 條件2 else 表達(dá)式3 when 條件3 else ┅ 表達(dá)式4 when 條件4 else 表達(dá)式5 when 條件5 else 在每個表達(dá)式后都跟有“WHEN”指定的條件，滿足該條件時，將表達(dá)式的只賦給信號，最后一個表達(dá)式可以不跟條件，它表明當(dāng)上述條件都不滿足時，將該表達(dá)式的值賦給信號。 例 用WHEN-ELSE語句描述四選一多路選擇器 library ieee; use ieee.std_logic_1164.all; entity mux4 is port( a,b,c,d,I,j: IN std_logic; x: OUT std_logic); end mux4; architecture archmux of mux4 is signal s : std_logic_vector (1 downto 0); begin s <= I&j; x <= a when ( s = “00” ) else b when ( s = “01” ) else c when ( s = “10” ) else d; end archmux; 2.5.2 WITH-SELECT-WHEN 語 句 選擇型信號賦值語句用于并行的信號賦值，其格式為： with 表達(dá)式 select 信號名 <= 表達(dá)式1 when 條件1 else 表達(dá)式2 when 條件2 else 表達(dá)式3 when 條件3 else ┅ 表達(dá)式n-1 when 條件n-1 else 表達(dá)式n when 條件n else 注：WITH-SELECT-WHEN 必 須 指 明 所 有 互 斥 條 件 例 WITH-WHEN-ELSE語句舉 例 -- 四 選 一 多 路 開 關(guān) (mux) library ieee; use ieee.std_logic_1164.all; entity mux is port (a, b, c, d: in std_logic; s: in std_logic_vector(1 downto 0); x: out std_logic ); end mux; architecture archmux of mux is begin with s select x <= a when “00”, -- x 根 據(jù) s 的 不 同 而 賦 值 b when “01”, c when “10”, d when “11”; end archmux; 小結(jié)：幾種語句的比較 語句 With-select-when When-else If-else Case-when 選擇條件 一個信號的不同值，互斥 多個信號多種組合，不必互斥 多個信號多種組合，不必互斥 一個信號的不同值，互斥 語句屬性 并行 并行 順序 順序 用途 編碼、譯碼、多路選擇器 優(yōu)先編碼器，地址譯碼器 優(yōu)先編碼器，地址譯碼器 編碼、譯碼、多路選擇器， 2.6 結(jié)構(gòu)體的子結(jié)構(gòu)描述 一個結(jié)構(gòu)體可以用多個子結(jié)構(gòu)組成, 有利于編程和查錯。 VHDL語言可以使用3種子結(jié)構(gòu)描述語句，即BLOCK語句、PROCESS語句和子程序。 2.6.1 BLOCK語句 該語句組合結(jié)構(gòu)體中的并行描述語句,可增加并行描述語句及其結(jié)構(gòu)的可讀性,使結(jié)構(gòu)體層次清晰, 對程序的修改和移植非常有用. 該語句的結(jié)構(gòu)為： 塊結(jié)構(gòu)名： BLOCK BEGIN <并行語句集> … END BLOCK塊結(jié)構(gòu)名; BLOCK語句中描述的各個語句可并發(fā)執(zhí)行, 舉例如下: 例: 采用BLOCK語句描述二選一電路 ENTITY mux IS PORT ( d0,d1: IN BIT; Sel: IN BIT; Q: OUT BIT ); END mux; ARCHITECTURE connect OF mux IS SIGNAL tmp1, tmp2, tmp3: BIT; BEGIN cale: BLOCK BEGIN tmp1 <= d0 AND sel; tmp2 <= d1 AND ( NOT sel) ; tmp3 <= tmp1 OR tmp2; q <= tmp3; END BLOCK cale; END connect; 其中, cale:為塊結(jié)構(gòu)名, SIGNAL 為信號說明語句的關(guān)鍵字. 2.6.2 進(jìn) 程 (PROCESS)語句 進(jìn)程 (PROCESS)用于描述順序(sequential)事件并且包含在結(jié)構(gòu)體中。順序描述語句按語句出現(xiàn)的次序順序執(zhí)行。進(jìn)程語句的結(jié)構(gòu)為： [ 進(jìn)程名 ]：PROCESS（ 敏感信號1，敏感信號2，… ） BEGIN … END PROCESS; 進(jìn)程語句包括三部分 : 敏 感 表 (Sensitivity list) : 當(dāng) 敏 感 表 中 的 某 個 信 號 變 化 時 進(jìn) 程 被 激 活 進(jìn) 程 (PROCESS) : 對 行 為 的 描 述 結(jié) 束 語 句 (END) : 描 述 進(jìn) 程 的 結(jié) 束 進(jìn)程啟動后，PROCESS中的語句將由上到下逐句執(zhí)行一遍，執(zhí)行到最后一個語句后，返回到開始語句，等待敏感信號的出現(xiàn)，因此，只要PROCESS中指定的敏感信號變化一次，該進(jìn)程就執(zhí)行一次。 注：一個結(jié)構(gòu)體可以包含多個進(jìn)程語句；當(dāng)進(jìn)程中使用了WAIT語句時，進(jìn)程不允許帶有敏感信號。 例 簡單的進(jìn)程實(shí)例: mux: PROCESS (a, b, s) -- 敏 感 表 BEGIN if ( s = ‘0’ ) then x <= a; else -- 定 義 一 段 進(jìn) 程 x <= b; end if; END PROCESS mux; 這 里 進(jìn) 程 mux 對 于 信 號 a, b, s 敏 感 ，無 論 何 時, 信 號 a, b 或 s 發(fā) 生 變 化, 進(jìn) 程 中 的 語 句 將 被 重 新 賦 值 計 算。 2.6.3 子 程 序 在VHDL中子程序由一系列說明和語句組成，可調(diào)用其他子程序，其本身也可以嵌套子程序。子 程 序 有 過 程 (PROCEDURE) 和 函 數(shù) (FUNCTION) 兩種類型。 函 數(shù) 只 能 用 以 計 算 數(shù) 值, 而 不 能 用 以 改 變 與 函 數(shù) 形 參 相 關(guān) 的 對 象 的 值。因 此，函 數(shù) 的 參 量 只 能 是 方 式 為 IN 的 信 號 與 常 量， 而 過 程 的 參 量 可 以 為 IN，OUT，INOUT 方 式。過 程 能 返 回 多 個 變 量, 函 數(shù) 只 能 有 一 個 返 回 值. 1. 過程語句 ( Procedure ) 結(jié)構(gòu)如下： PROCEDURE 過程名（參數(shù)1：參數(shù)2：…） IS [定義語句]；（變量等定義） BEGIN [順序處理語句]；（過程處理語句） END 過程名 注：過程中的輸入/輸出參數(shù)均應(yīng)列在緊跟過程名的括號中。 例 過 程 舉 例： ENTITY PROC IS PORT ( A: IN BIT_VECTOR (0 TO 2); M: OUT BIT_VECTOR (0 TO 2)); END PROC; ARCHITECTURE EXAMPLE OF PROC IS PROCEDURE SIMPLE ( W,X,Y: IN BIT; Z: OUT BIT ) IS BEGIN Z<=(W AND X) OR Y; END SIMPLE; PROCESS (A) BEGIN SIMPLE (A(0),A(1),A(2),M(0)); SIMPLE (A(2),A(1),A(0),M(1)); SIMPLE (A(1),A(2),A(0),M(2)); END PROCESS; END EXAMPLE; 2. 函數(shù)語句 ( Function ) 結(jié)構(gòu)如下： FUNCTION 函數(shù)名（參數(shù)1：參數(shù)2：…） RETURN 數(shù)據(jù)類型名 IS [定義語句]; BEGIN [順序處理語句]; RETURN [返回變量名]; END [函數(shù)名]; 注：函數(shù)語句括號內(nèi)的所有參數(shù)都是輸入?yún)?shù)或輸入信號，函數(shù)必須以RETURN語句結(jié)束，并且返回一個值。 例 函 數(shù) 舉 例：-- 此 函 數(shù) 返 回 兩 數(shù) 中 的 較 小 數(shù) FUNCTION Min( x,y : INTEGER) RETURN INTEGER IS BEGIN IF x RETURN ‘1’; WHEN ‘1’ => RETURN ‘0’; WHEN ‘z’ => RETURN ‘z’; END CASE; END Invert; END Logic; 2.7 用VHDL描述基本邏輯電路 2.7.1 描述組合電路 1. 用VHDL語言描述一個如圖所示的三態(tài)門。 dout din en 圖3 三態(tài)門 程序如下： LIBRARY IEEE； USE IEEE．STD_LOGIC_1164.ALL； ENTITY tri_gate IS PORT(din，en ： IN STD_LOGIC； Dout ： OUT STD_LOGIC)； END tri_gate； ARCHITECTURE example OF tri_gate IS BEGIN PROCESS (din，en) BEGIN IF en=′l′ THEN dout <= din； ELSE dout <=′Z′； END IF； END PROCESS； END example； 2. 用VHDL語言描述如圖所示的電路: c a b m 圖4 邏輯電路 ENTITY combine IS PORT(a，b，c：IN BIT； m：OUT BIT)； END combine； ARCHITECTURE example OF combine IS PROCESS(a， b， c) VARIABLE n： BIT； BEGIN IF a=′l′ THEN n：= b； ELSE n：= C； END IF； m <= n； END PROCESS； END example； 注：用進(jìn)程描述組合電路時，將輸入信號a、b和c都寫到敏感列表中，保證每個輸入信號的變化均啟動該進(jìn)程，引起輸出信號發(fā)生變化；否則未列入敏感列表的信號變化不啟動該進(jìn)程，這意味著該進(jìn)程描述的電路引入了鎖存器。 2.7.2 設(shè)計時序電路 1. D 型 鎖 存 器 描述一個時鐘信號為clk，數(shù)據(jù)輸入信號為data，輸出信號為q的鎖存器。 時鐘信號clk為高電平時，輸出信號q隨數(shù)據(jù)信號data變化而變化；為低電平時，輸出信號保持不變，電路處于鎖存狀態(tài)。 程序如下： entity latch is port(data，clk：in bit； q：out bit)； end latch； architecture behave Of latch iS begin process(clk，data) begin if（clk= ′1′）then q<=data； end if； end process； end behave； 2. 上升沿觸發(fā)的D型觸發(fā)器 帶有異步復(fù)位(reset，高電平有效)、異步置位(set，高電平有效)功能和上升沿觸發(fā)的D型觸發(fā)器。 程序如下： library ieee； use ieee．std_logic_1164．a(chǎn)ll； entity dff is port(d，clk，reset，set：in std_logic； q：out std_logic)； end dff； architecture async_set_reset of dff is BEGIN setreset：process(clk，reset，set) begin if reset= ′l′ then q<= ′0′； elsif set= ′l′ then q<= ′1′； elsif rising_edge(clk) then q<= d； end if； end process setreset； end async_set_reset； 程序中rising_edge(clk)表示如果輸入信號clk的上升沿來到時，將輸入信號d賦給輸出信號q。上升沿rising_edge和下降沿fallin_edge函數(shù)包含在標(biāo)準(zhǔn)庫ieee．std_logic_1164a11中，用于描述上升沿和下降沿有效的事件。 3. J_K型觸發(fā)器 帶有復(fù)位(-clr,低電平有效)／置位(-set，低電平有效)功能和上升沿觸發(fā)的J-K型觸發(fā)器的程序如下； LIBRARY IEEE； USE IEEE．STD_LOGIC _1164．ALL； ENTITY jkff IS PORT (set，clr，clk，j，k ：IN STD_LOGIC； q，qb ：OUT STD_LOGIC)； END jkff ； ARCHITECTURE rtl OF jkff IS SIGNAL q_s， qb_s： STD_LOGIC； BEGIN PROCESS( set，clr，clk，j，k) BEGIN IF ( set =′0′) THEN q_s <= ′l′； qb_s <=′0′； --置位； ELSIF ( clr =′0′) THEN q_s <= ′0′； qb_s <= ′1′； --復(fù)位； ELSIF (clk．′ EVENT AND clk=′1′) THEN IF (j =′0′) AND ( k =′1′) THEN q_s <= ′0′； qb_s <=′1′； ELSIF (j =′1′) AND ( k =′0′) THEN q_s <= ′1′； qb_s <=′0′； ELSIF (j=′1′) AND ( k=′1′) THEN q_s <= NOT q_s； qb_s <= NOT qb_s； END IF； END IF； q <= q_s； qb <= qb_s； END PROCESS； END rtl； 4. 計數(shù)器 用VHDL描述一個具有清零和計數(shù)允許功能的十進(jìn)制計數(shù)器，輸入信號為clk，清零控制信號為clr(低電平有效)，計數(shù)允許控制信號為en(高電平有效)。 程序如下： library ieee； use ieee．std _logic_1164．a(chǎn)ll； entity counter0 is port( clk，clr，en：in std_logic； count：out integer range 0 to 15)； end； architecture counter0_arch of counter0 is begin process(clk，clr) variable countl;inteqer range 0 to 15; begin if(clr=′0′)then countl:=0; elsif rising_edge(clk)then if(en=′l′) then if countl=9 then countl:=0； else countl：= countl+1； end if； end if； end if； count<=countl； end process； end counter0 _arch； 5. 寄 存 器 ( Register ) 三 種 描 述 寄 存 器 的 方 法 1. PROCESS (clk,d) BEGIN IF (clk’eve