《山東女子學(xué)院 計(jì)算機(jī)組成原理期末復(fù)習(xí)題》由會(huì)員分享，可在線閱讀，更多相關(guān)《山東女子學(xué)院 計(jì)算機(jī)組成原理期末復(fù)習(xí)題（30頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、單選 2. 總線中的地址線的作用是（）. A只用于選擇存儲(chǔ)器單元 B由設(shè)備向主機(jī)提供地址 C用于選擇指定存儲(chǔ)器單元和I/O設(shè)備幾口電路的地址 D傳輸數(shù)據(jù) 【答案】 C 4. 通常計(jì)算機(jī)的主存儲(chǔ)器可采用（）. A RAM 和 ROM BROM CRAM D RAM 或 ROM 【答案】 A 5.周期挪用（竊?。┓绞匠Ｓ糜冢ǎ┲?。 A程序查詢方式的輸入輸出 B直接存儲(chǔ)器存取方式的輸入輸出 C直接程序傳送方式的輸入輸出 D程序中斷方式的輸入輸出 【答案】 B 6. 數(shù)據(jù)線為32根 數(shù)據(jù)線為16根 數(shù)據(jù)線為16根 數(shù)據(jù)線為15根 存儲(chǔ)器容量為3

2、2KX16,則（）. A地址線為16根， B地址線為32根, C地址線為15根， D地址線為16根， 【答案】 C 7. 在獨(dú)立請(qǐng)求方式下，若有N個(gè)設(shè)備，則（） A有一個(gè)總線請(qǐng)求信號(hào)和一個(gè)總線響應(yīng)信號(hào) B有N個(gè)總線請(qǐng)求信號(hào)和N個(gè)總線響應(yīng)信號(hào) A運(yùn)算器、控制器和寄存器之間的信息傳送線 B運(yùn)算器、寄存器和主存之間的信息傳送線 C運(yùn)算器、寄存器和外圍設(shè)備之間的信息傳送線 DCPU、主存和外圍設(shè)備之間的信息傳送線 【答案】 D 68.DMA方式是在（）之間建立一條直接數(shù)據(jù)通路。 A 1/0設(shè)備和主存 B兩個(gè)1/0設(shè)備 CI/O設(shè)備和CPU DCPU和主存 【

3、答案】 A 69.在三種集中式總線控制中，（）方式響應(yīng)時(shí)間最快。 A鏈?zhǔn)讲樵? B計(jì)數(shù)器定時(shí)查詢 C獨(dú)立請(qǐng)求 D以上都不是 【答案】 C 70. 中央處理器（CPU）是指（） A運(yùn)算器 B控制器 C運(yùn)算器和控制器 D運(yùn)算器和存儲(chǔ)器 【答案】 C 73. 在DMA傳送方式中，由（）發(fā)出DMA請(qǐng)求。 A外部設(shè)備 BDMA控制器 CCPU D主存 【答案】 A 74. 某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為16MB,若按字編址，它的尋址空間是（） A16MB B4M C16M D4MB 【答案】 B 76. 變址尋址和基址尋址的有效地址形

4、成方式類似，但（）. A變址寄存器的內(nèi)客在程序執(zhí)行過(guò)程中是不能改變的 B基址寄存器的內(nèi)客在程序執(zhí)行過(guò)程中是可以改變的 C在程序執(zhí)行過(guò)程中，變址寄存器的內(nèi)容不能政變百基址寄存器的內(nèi)容可變 D在程序執(zhí)行過(guò)程中，基址寄存器的內(nèi)容不能政變百變址寄存器的內(nèi)容可變 【答案】 D 77. 在CPU中跟蹤指令后繼地址的寄存器是（） A主存地址寄存器 B程序計(jì)數(shù)器 C指令寄存器 D狀態(tài)標(biāo)志寄存器 【答案】 B 80. 連接計(jì)算機(jī)與計(jì)算機(jī)之間的總線屬于（）總線 A內(nèi) B系統(tǒng) C通信 DCPU 【答案】 C 82. 兩補(bǔ)碼數(shù)相加，采用二位符號(hào)位，當(dāng)（）時(shí)，表示結(jié)果溢出

5、。 A符號(hào)位有進(jìn)位 B符號(hào)位進(jìn)位和最高數(shù)位進(jìn)位異或結(jié)果為0 C符號(hào)位為1 D符號(hào)位進(jìn)位和最高數(shù)位進(jìn)位異或結(jié)果為1 【答案】 C 83. 存儲(chǔ)器進(jìn)行一次完整的讀寫(xiě)操作所需的全部時(shí)間稱為O A存取時(shí)間 B存取周期 CCPU周期 D機(jī)器周期 【答案】 A 84. 同步控制是（）. A只適用于CPU控制的方式 B由統(tǒng)一時(shí)序信號(hào)控制的方式 C所有指令執(zhí)行時(shí)間都相同的方式 D沒(méi)有統(tǒng)一時(shí)序信號(hào)控制的方式 【答案】 B 85. 在寄存器間接尋址方式中，操作數(shù)應(yīng)在（）中。 A寄存器 B堆棧棧頂 C累加器 D主存單元 【答案】 D 86.在中斷響應(yīng)周期

6、，CPU主要完成以下工作（）. A關(guān)中斷，保護(hù)斷點(diǎn)，發(fā)中斷響應(yīng)信號(hào)并形成中斷服務(wù)程序入口地址 B開(kāi)中斷，保護(hù)斷點(diǎn)，發(fā)中斷響應(yīng)信號(hào)并形成中斷服務(wù)程序入口地址 C關(guān)中斷，執(zhí)行中斷服務(wù)程序 D開(kāi)中斷，執(zhí)行中斷服務(wù)程序 【答案】 D 88. 微程序控制器中，機(jī)器指令與微指令的關(guān)系是（）. A每一條機(jī)器指令由一條微指令來(lái)執(zhí)行一條機(jī)器指令由一段用微指令編成的微程序 B來(lái)解釋執(zhí)行 C?I一段機(jī)器指令組成的程序可由一個(gè)微程序來(lái)執(zhí)行 D每一條微指令由一條機(jī)器指令來(lái)解釋執(zhí)行 【答案】 B 89. 執(zhí)行一條一地址的加法指令共需要訪問(wèn)主存（）次。 A1 B2 C3 D4 【

7、答案】 B 90. 電子計(jì)算機(jī)技術(shù)在近六十年中雖有很大的進(jìn)步，但至今其運(yùn)行仍遵循著一位科學(xué)家提出的 基本原理。這位科學(xué)家是（）. A牛頓 B愛(ài)因斯坦 C愛(ài)迪生 D馮?諾依曼 【答案】 D 93. SRAM芯片，其容量為1024x8,除電源和接地 端外，該芯片最少引出線數(shù)為（）. A16 B17 C20 D21 【答案】C 97. 運(yùn)算器雖由許多部件組成，但核心部件是（） A算術(shù)邏輯運(yùn)算單元 B多路開(kāi)關(guān) C數(shù)據(jù)總線 D累加寄存器 【答案】 A 98. 在雙符號(hào)位判斷溢出的方案中，出現(xiàn)正溢出時(shí)，雙符號(hào)位應(yīng)當(dāng)為（） A00 B01 CI

8、O Dll 【答案】 B 101.中斷允許觸發(fā)器用于（）. A向CPU發(fā)中斷請(qǐng)求 B指示正有中斷在進(jìn)行 C開(kāi)放或關(guān)閉中斷系統(tǒng) D指示中斷處理結(jié)束 【答案】 C 105. 通道程序是由O組成。 A 1/0指令 B通道控制字（或稱通道指令） C通道狀態(tài)字 D通道地址字 【答案】 B 106. 若浮點(diǎn)數(shù)用補(bǔ)碼表示，判斷運(yùn)算結(jié)果是否規(guī)格化數(shù)的方法是（） A階符與數(shù)符相同 B階符與數(shù)符相異 C數(shù)符與尾數(shù)最高有效數(shù)位相同 D數(shù)符與尾數(shù)最高有效數(shù)位相異 【答案】 D 107. 在定點(diǎn)機(jī)中執(zhí)行算術(shù)運(yùn)算時(shí)會(huì)產(chǎn)生溢出，其原因是() A主存容量不夠 B操

9、作數(shù)過(guò)大 C操作數(shù)地址過(guò)大 D運(yùn)算結(jié)果無(wú)法表示 【答案】 D 108. 直接、間接、立即3種尋址方式，指令的執(zhí)行速度，由快至慢的排序是() A直接、立即、間接 B直接、間接、立即 C立即、直接、間接 D立即、間接、直接 【答案】 C 109. 指令寄存器的位數(shù)取決于O A存儲(chǔ)器的容量 B指令字長(zhǎng) C機(jī)器字長(zhǎng) D存儲(chǔ)字R 【答案】 B 113. 在各種異步通信方式中，()速度最快。 A全互鎖 B半互鎖 C不互鎖 【答案】C 114. 當(dāng)有中斷源發(fā)出請(qǐng)求時(shí)，CPU可執(zhí)行相應(yīng)的中斷服務(wù)程序。提出中斷請(qǐng)求的可以是（） A通用寄存器 B專用寄

10、存器 C外部事件 D Cache 【答案】 C 118. 對(duì)于二進(jìn)制數(shù)，若小數(shù)點(diǎn)左移1位則數(shù)值（），若小數(shù)點(diǎn)右移1位則數(shù)值（） A擴(kuò)大一倍，擴(kuò)大一倍 B擴(kuò)大一倍，縮小一半 C縮小一半，擴(kuò)大一倍 D縮小一半，縮小一半 【答案】 C 119. 在計(jì)算機(jī)系統(tǒng)中，表征系統(tǒng)運(yùn)行狀態(tài)的部件是O A程序計(jì)數(shù)器 B累加寄存器 C中斷寄存器 D程序狀態(tài)字 【答案】 D 判斷 1. 吞吐率指單位時(shí)間內(nèi)流水線所完成指令或輸出結(jié)果的數(shù)量。 A正確 B錯(cuò)誤 【答案】 正確 21. 微處理器的程序稱為微程序。 A正確 B錯(cuò)誤 【答案】 錯(cuò)誤 26.

11、浮點(diǎn)數(shù)的取值范圍取決于階碼的位數(shù)，浮點(diǎn)數(shù)的精度取決于尾數(shù)的位數(shù)。 A正確 B錯(cuò)誤 【答案】 正確 27. DMA方式進(jìn)行外設(shè)與主機(jī)交換信息時(shí)，不需要向主機(jī)發(fā)出中斷請(qǐng)求。 A正確 B錯(cuò)誤 【答案】 錯(cuò)誤 28. 用微指令的分段譯碼法設(shè)計(jì)微指令時(shí)，需將具有相斥性的微命令組合在同一字段內(nèi)。 A正確 B錯(cuò)誤 【答案】 正確 50. CPU以外的設(shè)備都稱外部設(shè)備。 A正確 B錯(cuò)誤 【答案】 錯(cuò)誤 58. 存儲(chǔ)單元是存放一個(gè)二進(jìn)制信息的存貯元。 A正確 B錯(cuò)誤 【答案】 錯(cuò)誤 63. 引入虛擬存儲(chǔ)系統(tǒng)的目的是提高存儲(chǔ)速度。 A正確 B錯(cuò)誤

12、 【答案】 錯(cuò)誤 65. 指令中地址碼部分所指定的寄存器中的內(nèi)容是操作數(shù)的有效地址的尋址方式稱為寄存器尋 址。 A正確 B錯(cuò)誤 【答案】 錯(cuò)誤 66. 時(shí)序電路用來(lái)產(chǎn)生各種時(shí)序信號(hào)，以保證整個(gè) 計(jì)算機(jī)協(xié)調(diào)地工作。 A正確 B錯(cuò)誤 【答案】 正確 72.加法器是構(gòu)成運(yùn)算器的主要部件，為了提高運(yùn)算速度，運(yùn)算器中通常都采用并行加法器。 A正確 B錯(cuò)誤 【答案】正確 78. 磁盤屬于輸入設(shè)備。 A正確 B錯(cuò)誤 【答案】 錯(cuò)誤 79. 決定計(jì)算機(jī)運(yùn)算精度的主要技術(shù)指標(biāo)是計(jì)算機(jī)的字長(zhǎng)。 A正確 B錯(cuò)誤 【答案】 正確 81.一個(gè)更高級(jí)的中斷

13、請(qǐng)求一定可以中斷另一個(gè)中斷處理程序的執(zhí)行。 A正確 B錯(cuò)誤 【答案】 錯(cuò)誤 87 .數(shù)據(jù)引腳和地址引腳越多芯片的容量越大。 A正確 B錯(cuò)誤 【答案】 正確 94. 奇偶校驗(yàn)可以糾正代碼中出現(xiàn)的錯(cuò)誤。 A正確 B錯(cuò)誤 【答案】 錯(cuò)誤 95.運(yùn)算器的主要功能是進(jìn)行加法運(yùn)算。 A正確 B錯(cuò)誤 【答案】錯(cuò)誤 96. 一個(gè)正數(shù)的補(bǔ)碼和它的原碼相同，而與它的反 碼不同。 A正確 B錯(cuò)誤 【答案】 錯(cuò)誤 112. CPU訪問(wèn)存儲(chǔ)器的時(shí)間是由存儲(chǔ)器的容量決定的，存儲(chǔ)容量與越大，訪問(wèn)存儲(chǔ)器所需的時(shí)間 越長(zhǎng)。 C有一個(gè)總線請(qǐng)求信號(hào)和N個(gè)總線響應(yīng)信號(hào)

14、D有N個(gè)總線請(qǐng)求信號(hào)和?個(gè)總線響應(yīng)信號(hào) 【答案】 B 8. 零地址的運(yùn)算類指令在指令格式中不給出操作數(shù)地址，參加的兩個(gè)操作數(shù)來(lái)自（） A累加器和寄存器 B累加器和暫存器 C堆棧的棧頂和次棧頂單元 D暫存器和堆棧的棧頂單元 【答案】 C 10. 中斷向量可提供（）. A被選中設(shè)備的地址 B傳送數(shù)據(jù)的起始地址 C服務(wù)程序的入口地址 D現(xiàn)行程序的斷點(diǎn)地址 【答案】 C 12. 4片74181 ALU和1片74182 CLA相配合，具有如下進(jìn)位傳遞功能（） A串行進(jìn)位 B組內(nèi)并行進(jìn)位，組間串行進(jìn)位 C組內(nèi)串行進(jìn)位，組間并行進(jìn)位 D組內(nèi)、組間均為并行進(jìn)位

15、 【答案】 D 16. 所謂三總線結(jié)構(gòu)的計(jì)算機(jī)是指（）. A地址線、數(shù)據(jù)線和控制線三組傳輸線 B! / O總線、主存總統(tǒng)和DMA總線三組傳輸線 C/O總線、主存總線和系統(tǒng)總線三組傳輸線 D設(shè)備總線、主存總線和控制總線三組傳輸線 【答案】B A正確 B錯(cuò)誤 【答案】 錯(cuò)誤 120. 主程序運(yùn)行時(shí)何時(shí)轉(zhuǎn)向?yàn)橥庠O(shè)服務(wù)的中斷服務(wù)程序是預(yù)先安排好的。 A正確 B錯(cuò)誤 【答案】 錯(cuò)誤 名稱解釋 11. （磁盤的）數(shù)據(jù)傳輸率 【答案】 單位時(shí)間傳送的二進(jìn)制信息的字節(jié)數(shù)。 13. DMA方式 【答案】 單位時(shí)間傳送的二進(jìn)制信息的字節(jié)數(shù)。 18. 指令

16、周期 【答案】 從取指令開(kāi)始，到執(zhí)行完該指令所需的全部時(shí)間。 22. 中斷 【答案】 中斷是指CPU在運(yùn)行程序的過(guò)程中，遇到異常情況和特殊請(qǐng)求，CPU能暫停正在執(zhí)行的程 序，轉(zhuǎn)去為外來(lái)請(qǐng)求服務(wù)，并在服務(wù)結(jié)束之后，自動(dòng)返回原程序的功能。 37. 高速緩沖存儲(chǔ)器 【答案】 介于CPU與主存之間，速度較快、容量較小、價(jià)格較貴的存儲(chǔ)器，引入CACHE的目的是提 高存儲(chǔ)系統(tǒng)的速度。 91. 隨機(jī)存取方式 【答案】 一定的硬件和一定的軟件組成的有機(jī)整體。 99. 微程序 【答案】 用于解釋機(jī)器指令的若干條微指令的有序集合。 102. 浮點(diǎn)數(shù)的規(guī)格化 【答案】

17、 當(dāng)浮點(diǎn)數(shù)尾數(shù)的值不為。時(shí)，其絕對(duì)值應(yīng)滿足故 0. 5W|s| <1. 116. 刷新 【答案】 在利用電容上的電荷存儲(chǔ)信息的動(dòng)態(tài)半導(dǎo)體存儲(chǔ)器中，由于漏電，使電容電荷衰減，需要定 時(shí)(2ms)對(duì)存儲(chǔ)體中的記憶單元的柵極電容補(bǔ)充電荷的過(guò)程。 117. 系統(tǒng)總線 【答案】 連接機(jī)器內(nèi)部各大部件的信息公共通道。 問(wèn)答題 9. 一次程序中斷大致可分為哪兒個(gè)階段？ 【答案】 一次程序中斷大致可分為五個(gè)階段：中斷請(qǐng)求，中斷判優(yōu)，中斷響應(yīng)，中斷服務(wù)，中斷返 回。 15.簡(jiǎn)要描述外設(shè)進(jìn)行DMA操作的過(guò)程。 【答案】 （1）外設(shè)發(fā)出DMA請(qǐng)求；（2） CPU響應(yīng)請(qǐng)求，D

18、MA控制器從CPU接管總線的控制；（3）由 DMA控制器執(zhí)行數(shù)據(jù)傳送操作；（4）向CPU報(bào)告DMA操作結(jié)束。 29衡量計(jì)算機(jī)的性能指標(biāo)有哪些？各代表什么含義？ 【答案】 字長(zhǎng)：計(jì)算機(jī)中作為一個(gè)整體進(jìn)行操作的一串二進(jìn)制代碼稱作一個(gè)機(jī)器字。一個(gè)字中所含的 二進(jìn)制位數(shù)稱為字長(zhǎng)。它與數(shù)據(jù)總線的寬度相同。存儲(chǔ)容量：內(nèi)存所存二進(jìn)制信息的多少, 一般以字節(jié)為單位。運(yùn)算速度：一般以兩種方式衡量。平均每秒執(zhí)行多少條指令或每秒做 多少次加法。 36. 比較水平微指令與垂直微指令的優(yōu)缺點(diǎn)。 【答案】 （1）水平型微指令并行操作能力強(qiáng)、效率高、靈活性強(qiáng)，垂直型微指令則較差。（2）水平 型微指令

19、執(zhí)行一條指令的時(shí)間短，垂直型微指令執(zhí)行時(shí)間長(zhǎng)。（3）由水平型微指令解釋指 令的微程序，具有微指令字比較長(zhǎng)，但微程序短的特點(diǎn)，而垂直型微指令正好相反。（4） 水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對(duì)來(lái)說(shuō)比較容易掌握 46. 簡(jiǎn)述馮-諾依曼體制計(jì)算機(jī)的基本思想。 【答案】 計(jì)算機(jī)采用二進(jìn)制；計(jì)算機(jī)硬件由五部分組成；采用存儲(chǔ)程序工作原理（實(shí)現(xiàn)編程，存 儲(chǔ)，計(jì)算機(jī)自動(dòng)執(zhí)行） 75. PCI總線中三種橋的名稱是什么？橋的功能是什么？ 【答案】 PCI總線有三種橋，即HOST/PCI橋（簡(jiǎn)稱HOST橋），PCI/PCI橋和PCI/LAGACY橋。 在PCI總線體

20、系結(jié)構(gòu)中，橋起著重要作用：（1）接兩條總線，使總線間相互通信； （2） 是-個(gè)總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間 上，從而使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看到同樣的一份地址表。 （3） 利用橋可以實(shí)現(xiàn)總線間的卒發(fā)式傳送。 92. CPU響應(yīng)中斷應(yīng)具備哪些條件？ 【答案】 （1）在CPU內(nèi)部設(shè)置的中斷屏蔽觸發(fā)器必須是開(kāi)放的。（2）外設(shè)有中斷請(qǐng)求時(shí)，中斷請(qǐng)求 觸發(fā)器必須處于“1”狀態(tài)，保持中斷請(qǐng)求信號(hào)。（3）外設(shè)（接口）中斷允許觸發(fā)器必須 為“1”，這樣才能把外設(shè)中斷請(qǐng)求送至CPU. （4）當(dāng)上述三個(gè)條件具備時(shí)，CPU在現(xiàn)行指令 結(jié)束的最后一個(gè)狀態(tài)

21、周期響應(yīng)中斷。 100. 簡(jiǎn)述微程序控制的基本思想。 【答案】 把指令執(zhí)行所需要的所有控制信號(hào)存放在控制存儲(chǔ)器中，需要時(shí)從這個(gè)存儲(chǔ)器中讀取，即把 操作控制信號(hào)編成微指令，存放在控制存儲(chǔ)器中。一條機(jī)器指令的功能通常用許多條微指令 組成的序列來(lái)實(shí)現(xiàn)，這個(gè)微指令序列稱為微程序。微指令在控制存儲(chǔ)器中的存儲(chǔ)位置稱為微 地址。 110. 簡(jiǎn)述控制器的基本組成及各部分的主要功能。 【答案】 組成：CAR-指令地址寄存器，存放后繼指令的地址。CIR-現(xiàn)行指令寄存器，存放正在執(zhí) 行的指令。ID…指令譯碼器，對(duì)指令進(jìn)行譯碼，譯出指令所代表的操作。微操作序列形成 部件一形成指令執(zhí)行所需的各

22、種微操作信號(hào)。時(shí)序控制部件一產(chǎn)生時(shí)序控制信號(hào)，控制個(gè)微 操作定時(shí)出現(xiàn)。中斷機(jī)構(gòu)一處理各種異常情況和特殊請(qǐng)求。功能：取指令、分析指令、執(zhí)行 指令，周而復(fù)始。 115. 存儲(chǔ)系統(tǒng)一般由哪三級(jí)組成？請(qǐng)分別簡(jiǎn)述各層存儲(chǔ)器的作用（存放什么內(nèi)容）及對(duì)速度、容 量的要求。 【答案】 主存：存放需要CPU運(yùn)行的程序和數(shù)據(jù)，速度較快，容量較大；CPU:存放當(dāng)前訪問(wèn)頻繁的 內(nèi)容，即主存某些頁(yè)的內(nèi)容復(fù)制。速度最快容量較??；外存：存放需聯(lián)機(jī)保存但暫不執(zhí)行的 程序和數(shù)據(jù)。容量很大而速度較慢 材料分析 3. 某計(jì)算機(jī)字長(zhǎng)16位，主存容量為64K字，采用單字長(zhǎng)單地址指令，共有64條指令， 問(wèn)答題

23、 1.試采用四種尋址方式（立即、直接、基值、相對(duì)）設(shè)計(jì)指令格式。 【答案】64條指令需占用操作碼字段（OP）6位，這樣指令余下長(zhǎng)度為10位。為了覆蓋主存64K字的地址空間，設(shè)尋址模式(X)2位，形式地址(D)8位，其指令格式如下：尋址模式定 義如下：X=00直接尋址有效地址E=D(256單元)X=01間接尋址有效地址E=(D)(64K) X=10 變址尋址有效地址E=(R)+D(64K) X=ll相對(duì)尋址有效地址E=(PC)+D(64K)其中R為變址寄 存器(16位)，PC為程序計(jì)數(shù)器(16位)，在變址和相對(duì)尋址時(shí)位移量D可正可負(fù)。 14. 存儲(chǔ)器容量為64M,字長(zhǎng)64位，模塊數(shù)

24、m=8,分別用順序方式和交叉方式進(jìn)行組織。存儲(chǔ)周 期T= 100ns,數(shù)據(jù)總線寬度為64位，總線周期T=10ns.問(wèn)： 1.順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少？ 雄信息怠屋：q = X8 ^S12t2 成苓苗精知交叉存儲(chǔ)蓄讀出8八手的時(shí)司分別呈， V s m T = 10l)nR =RX10~7 (r) 3 二 T * (tn ? 1)1 = 100 ? ?X1Q = 17 xio '(e 頂序存鐳器帶g "=q / = 512。(ax 10 -7) = 64 x 107 (位/ S> 文叉存沌器蒂寬島 V: = q / ti = 5124- (1.7 XIO"7) =

25、301 X to7 (位/ S) 17. 某磁盤存貯器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個(gè)記錄面，每亳米5道，每道記錄信息為12288 字節(jié)，最小磁道直徑為230mm,共有275道。問(wèn)： 問(wèn)題1. 磁盤存貯器的容量是多少？ 答案：每道記錄信息容量= 12288字節(jié)每個(gè)記錄面信息容量= 275X12288字節(jié)共有4個(gè)記 錄面，所以磁盤存儲(chǔ)器總?cè)萘繛椋?X275X12288字節(jié)= 13516800字節(jié) 問(wèn)題2. 最高位密度與最低位密度是多少？ 【答案】最高位密度D1按最小磁道半徑R1計(jì)算(Rl=115mm): 2TR1=17字節(jié)/ mm,按最大磁道半徑R2計(jì)算：Dl=12288字節(jié)

26、/ R2=R1+最低位密度D2 (2755) =115+55=170mm,D2=12288 字節(jié) / 2TR2=11. 5 字節(jié) / mm 問(wèn)題3.磁盤數(shù)據(jù)傳輸率是多少？ 【答案】 磁盤傳輸率C=r?N,60=50周/秒,r=3000/ N=12288字節(jié)(信道信息容量)，X12288=614400字節(jié)/秒 C=r ? N=50 問(wèn)題4. 平均等待時(shí)間是多少？ 【答案】 平均等待時(shí)間= l/2r=l/ （2x50） =10亳秒 45. 指令格式結(jié)構(gòu)如下所示: 15 10 7 4 3 0 OP 源寄存卷 變址寄磴 偏移量（16位） 問(wèn)答題 1.試分

27、析指令格式及尋址方式特點(diǎn)。 XV忒只耳址方xW?o*F. ①拿車檢二給址指令. 。一型指令.商卜任寄有81申（16卜寄存養(yǎng)之一）?另T在棄饋中. ? i-（受址寄等臺(tái)，± d.受址w序參可有16個(gè). 51. 已知某64位機(jī)主存采用半導(dǎo)體存儲(chǔ)器，其地址碼為26位，若使用256KX16位的DRAM芯 片組成該機(jī)所允許的最大主存空間，并選用模塊板結(jié)構(gòu)形式，問(wèn)： 共3小題 問(wèn)題1. 每個(gè)模塊板為1024KX64位，共需兒個(gè)模塊板？ 【答案】 （1）.共需模塊板數(shù)為m： m/26! 22°=64 （塊）問(wèn)題2、每個(gè)模塊板內(nèi)共有多少DRAM芯片？ 【答案】 (2).每個(gè)模塊

28、板內(nèi)有DRAM芯片數(shù)為n： n=(220/218) X (64/16)=16 (片) 問(wèn)答題 3. 主存共需多少DRAM芯片？ CPU如何選擇各模塊 板？ 【答案】 主存共需DRAM芯片為：16X64=1024 (片)每個(gè)模塊板有16片DRAM芯片，容量為 1024KX64位，需20根地址線(A19~A0)完成模塊板內(nèi)存儲(chǔ)單元尋址。一共有64塊模塊板, 采用6根高位地址線(A25~A20),通過(guò)6: 64譯碼器譯碼產(chǎn)生片選信號(hào)對(duì)各模塊板進(jìn)行選擇。 61、 有一臺(tái)磁盤機(jī)，其平均尋道時(shí)間為了 30ms,平均旋轉(zhuǎn)等待時(shí)間為120ms,數(shù)據(jù)傳輸速率為 500B/ms,磁盤機(jī)上存

29、放著1000件每件3000B的數(shù)據(jù)?，F(xiàn)欲把一件數(shù)據(jù)取走，更新后在放回 原地，假設(shè)一次取出或?qū)懭胨钑r(shí)間為：平均尋道時(shí)間+平均等待時(shí)間+數(shù)據(jù)傳送時(shí)間，另 外，使用CPU更新信息所需時(shí)間為4ms,并且更新時(shí)間同輸入輸出操作不相重 疊。試問(wèn)：?jiǎn)栴}1、盤上全部數(shù)據(jù)需要多少時(shí)間 【答案】 磁盤上總數(shù)據(jù)量= 1000X30006= 3000000B, 為3000000B: 500B/ms=6000ms,讀出全部數(shù)據(jù)所需時(shí)間重新寫(xiě)入全部數(shù)據(jù)所需時(shí)間= 6000ms,據(jù)所需的時(shí)間為：時(shí)間+平均等待時(shí)間+數(shù)據(jù)傳送時(shí)間)+CPU更新時(shí)間 4ms=12304ms所以，更新磁盤上全部數(shù) =2 (30

30、+120+6000) ms+2X (平均找道 問(wèn)題2. 若磁盤及旋轉(zhuǎn)速度和數(shù)據(jù)傳輸率都提高一倍，更新全部數(shù)據(jù)需要多少間？ 【答案】 磁盤機(jī)旋轉(zhuǎn)速度提高一倍后，平均等待時(shí)間為60ms;數(shù)據(jù)傳輸率提高一倍后，數(shù)據(jù)傳送時(shí) 間變?yōu)椋?000000B1000B/ms=3000ms 更新全部數(shù)據(jù)所需時(shí)間為：2X (30+60+ms+4ms=6184ms 71.已知X和Y,用變形補(bǔ)碼計(jì)算X+Y,同時(shí)指出運(yùn)算結(jié)果是否溢出。(1)X=O. 11011Y=0. 00011 (2) X=0.11011Y=-0.10101(3)X=-0.10110 Y=-0. 00001 問(wèn)題 1.請(qǐng)作答 (1

31、)先宥出xfjy的笑形補(bǔ)記再i序它/的利 [x]U 00.11011 [y]M OO.OCOil uoiiKO. ooou=o. nno A x+y=0. 11113 無(wú)溢出? ⑵ 先寫(xiě)出X ￥1 y的變形補(bǔ)袒而計(jì)耳部:的幻 補(bǔ)=00.11011 [y]Hsl 1-0 toil [x*y】補(bǔ)=&：補(bǔ)，板]補(bǔ)liDllML 01011=00.00110 xF>? 0011B 無(wú)St出. :3)先寫(xiě)出x f4 y的斐形仍磚再il鼻刨?的 (xj補(bǔ) 11.0101U 11111 [x*y]|ls :x：舟[y]補(bǔ)=1LO：010^11. ?.?x?尸-0.10111B無(wú)澆出

32、103. CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為2420次，主存完成存取的次數(shù)為80次，已 知cache存儲(chǔ)周期為40ns,主存存儲(chǔ)周期為240nS. 共1小題 問(wèn)答題 1.求cache/主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間。 解，先求命中率h h=T>/(n< ) = 2420十(2420+80) = 0.968 則平均訪問(wèn)時(shí)閭為I. t<=0.968X40+(1-0. 968) X240=46.4(ns) r —240-r 40—6 cache/主存系統(tǒng)的裁辜為e e=l/[r4-(l-r)X0. %8] = 86.2% 104. CD-ROM光盤的外緣有5m

33、m的范圍因記錄數(shù)據(jù)困難，一般不使用，故標(biāo)準(zhǔn)的播放時(shí)間為60 分鐘。 問(wèn)答題 1.請(qǐng)計(jì)算模式1情況下光盤存儲(chǔ)容量是多少？ 【答案】 扇區(qū)總數(shù)= 60x60x75=270000,模式1存放計(jì)算機(jī)程序和數(shù)據(jù)，其存儲(chǔ)容量為270000 X2048/1024/1024=527MB 111. 某加法器進(jìn)位鏈小組信號(hào)為C4C3C2C1,低位來(lái)的信號(hào)為CO,請(qǐng)分別按下述兩種方式寫(xiě)出 C4C3C2C1的邏輯表達(dá)式。（1）串行進(jìn)位方式（2）并行進(jìn)位方式 問(wèn)題 1. 請(qǐng)作答 ? : (!)誓行遷位方式： Pi ? Al?Bl Ps = As玉也 Pa = As^Bs Ci = C

34、i * P： C& 巾：如=Ai ， Ct = Gi * Pi Ci Gs - As 82 F = 03 * P3 Ci C3 s A3 r C* = C< * P4 C) Ci : A4 B4 r ⑵芥行造位方式： Ci = Gi * Pi Ci> Cz = Gz * Gj r P* Pl Ql Cs - Gj * Pj Gz Pj Fz Ci 4 Pi Pl Cj Ue - Gt * Pt Gj Pi r3 Cg 4 Pa R： Gj > Pi Pj Fz Pi Q. H- GE。. Pj-P<表達(dá)式與串行法位方式根同° 19. 將子程序返回地址放在（）中時(shí)，子程序允

35、許嵌套。 A寄存器 B堆棧 C子程序的結(jié)束位置 D 了程序的起始位置 【答案】 B 20. CPU響應(yīng)中斷的時(shí)間是（）. A 一條指令結(jié)束 B外設(shè)提出中斷 C取指周期結(jié)束 D任一機(jī)器周期結(jié)束 【答案】 A 23.某數(shù)在計(jì)算機(jī)中用8421碼表示為011110001001,其真值為（） A789 B789H C1929 D 11110001001B 【答案】 A 24. DMA方式中，周期“竊取”是竊取一個(gè)（） A存取周期 B指令周期 CCPU周期 D時(shí)鐘周期 【答案】 A 25.在存儲(chǔ)器堆棧中，保持不變的是（） A棧頂 B棧指針 C

36、棧底 D棧中的數(shù)據(jù) 【答案】C 30. 指令譯碼器是對(duì)（）進(jìn)行譯碼。 A整條指令 B指令的操作碼字段 C指令的地址 D指令的操作數(shù)字段 【答案】 B 31. 程序控制類指令的功能是（）. A進(jìn)行主存和CPU之間的數(shù)據(jù)傳送 B進(jìn)行CPU和外設(shè)之間的數(shù)據(jù)傳送 C改變程序執(zhí)行的順序 D控制進(jìn)、出棧操作 【答案】 C 32. 采用變址尋址可以擴(kuò)大尋址范圍，且（）. A變址寄存器的內(nèi)客由用戶確定，在程序執(zhí)行過(guò)程中不能改變 B變址寄存器的內(nèi)客由操作系統(tǒng)確定，在程序執(zhí)行過(guò)程中不能改變 C變址寄存器的內(nèi)客由用戶確定，在程序執(zhí)行過(guò)程中可以改變 D變址寄存器的內(nèi)客由

37、操作系統(tǒng)確定，在程序執(zhí)行過(guò)程中可以改變 【答案】 C 33. 動(dòng)態(tài)RAM的刷新是以（）為單位進(jìn)行的。 A存儲(chǔ)單元 B行 C列 D存儲(chǔ)位 【答案】 B 34. 補(bǔ)碼加減法是指（）. A操作數(shù)用補(bǔ)碼表示，兩尾數(shù)相加/減，符號(hào)位單獨(dú)處理 B操作數(shù)用補(bǔ)碼表示，符號(hào)位和尾數(shù)一起參加運(yùn)算，結(jié)果的符號(hào)與加/減數(shù)相同 C操作數(shù)用補(bǔ)碼表示，連同符號(hào)位直接相加，某數(shù)用加某數(shù)的機(jī)器負(fù)數(shù)代替，結(jié)果的符號(hào)在運(yùn)算中形成 D操作數(shù)用補(bǔ)碼表示，由數(shù)符決定兩尾數(shù)的操作，符號(hào)位單獨(dú)處理 【答案】 C 35. 下列說(shuō)法中（）是正確的。 A指令周期等于機(jī)器周期 B指令周期小于機(jī)器周期 C指

38、令周期大于機(jī)器周期 D指令周期是機(jī)器周期的兩倍 【答案】 C 38. 定點(diǎn)8位字長(zhǎng)的字，采用2的補(bǔ)碼表示時(shí)，一個(gè)字所表示的整數(shù)范圍是（） A-128-127 B-129-128 C-127-127 D-128-128 【答案】 A 39. 微程序控制器中，微程序的入II地址是由（）形成的。 A機(jī)器指令的地址碼字段 B微指令的微地址碼字段 C機(jī)器指令的操作碼字段 D微指令的微操作碼字段 【答案】 C 40. 在串行傳輸時(shí)，被傳輸?shù)臄?shù)據(jù)（）. A在發(fā)送設(shè)備和接受設(shè)備中都是進(jìn)行串行到并行的變換 B在發(fā)送設(shè)備和接受設(shè)備中都是進(jìn)行并行到串行的變換 C發(fā)送設(shè)

39、備進(jìn)行串行到并行的變換，在接受設(shè)備中都是進(jìn)行并行到串行的變換 D發(fā)送設(shè)備進(jìn)行并行到串行的變換，在接受設(shè)備中都是進(jìn)行串行到并行的變換 【答案】D 41. 主機(jī)與設(shè)備傳送數(shù)據(jù)時(shí)，采用()，主機(jī)與設(shè)備是串行工作的。 A程序查詢方式 B中斷方式 CDMA方式 D通道方式 【答案】 A 42.目前我們所說(shuō)的個(gè)人計(jì)算機(jī)屬于() A巨型機(jī) B中型機(jī) C小型機(jī) D微型機(jī) 【答案】 D 43. 下述說(shuō)法中正確的是(). A半導(dǎo)體RAM信息可讀可寫(xiě)，且斷電后仍能保持記憶 B動(dòng)態(tài)RAM是易失性RAM,且靜態(tài)RAM中的存儲(chǔ)信息是不易失的 C半導(dǎo)體RAM是易失性RAM,但只

40、要電源不斷電，所存信息是不丟失的 D半導(dǎo)體RAM是非易失性的RAM 【答案】 C 44. 目前在小型和微型計(jì)算機(jī)里最普遍采用的字符編碼是() ABCD 碼 B十六進(jìn)制代碼 C ASCII 碼 D海明碼 【答案】 C 47. 以下哪種類型的存儲(chǔ)器速度最快() A DRAM BROM cEPROM DSRAM 【答案】 D 48. 完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括O A運(yùn)算器、存儲(chǔ)器、控制器 B外部設(shè)備和主機(jī) C主機(jī)和實(shí)用程序 D配套的硬件設(shè)備和軟件系統(tǒng) 【答案】 D 49. 對(duì)計(jì)算機(jī)的軟、硬件資源進(jìn)行管理，是（）的功能。 A操作系統(tǒng) B數(shù)據(jù)庫(kù)

41、管理系統(tǒng) C語(yǔ)言處理程序 D用戶程序 【答案】 A 52. 以下敘述（）是正確的。 A外部設(shè)備一旦發(fā)出中斷請(qǐng)求，便立即得到CPU的響應(yīng) B外部設(shè)備一旦發(fā)出中斷請(qǐng)求，CPU應(yīng)立即響應(yīng) C中斷方式一般用于處理隨機(jī)出現(xiàn)的服務(wù)請(qǐng)求 D程序查詢用于鍵盤中斷 【答案】 C 53. 下述說(shuō)法正確的是（）. A EPROM是可改寫(xiě)的，因而也是隨機(jī)存儲(chǔ)器的一種 B EPROM是可改寫(xiě)的，但它不能用作為隨機(jī)存儲(chǔ)器用 C EPROM R能改寫(xiě)一次，故不能作為隨機(jī)存儲(chǔ)器用 D EPROM是只能改寫(xiě)一次的只讀存儲(chǔ)器 【答案】 B 54. 微型計(jì)算機(jī)的發(fā)展以（）技術(shù)為標(biāo)志。

42、 A操作系統(tǒng) B微處理器 C磁盤 D軟件 【答案】 B 55.在磁盤和磁帶這兩種磁介質(zhì)存儲(chǔ)器中，存取時(shí)間與存儲(chǔ)單元的物理位置有關(guān)，按存儲(chǔ)方 式分（）. A二者都是順序存取 B二者都是直接存取 C磁盤是直接存取，磁帶是順序存取 D磁帶是直接存取，磁盤是順序存取 【答案】 C 56. 異步控制常用于（）. A CPU訪問(wèn)外圍設(shè)備時(shí) B微程序控制器中 CCPU的內(nèi)部控制中 D主存的內(nèi)部控制中 【答案】 A 57. 8位補(bǔ)碼10010011等值擴(kuò)展為16位后，其機(jī)器 數(shù)為（）. A1111111110010011 B0000000010010011

43、 C1000000010010011 D 1111111101101101 【答案】 A 59. 在規(guī)格化浮點(diǎn)數(shù)表示中，保持其他方面不變，將階碼部分的移碼表示改為補(bǔ)碼表示，將會(huì)使 數(shù)的表示范圍（）. A增大 B減少 C不變 D以上都不對(duì) 【答案】 C 60. 系統(tǒng)總線上的信號(hào)有（）. A地址信號(hào) B數(shù)據(jù)信號(hào)、控制信號(hào) C控制信號(hào) D數(shù)據(jù)信號(hào)、控制信號(hào)、地址信號(hào) 【答案】 D 62. 微程序控制器中，控制部件向執(zhí)行部件發(fā)出的某個(gè)控制信號(hào)稱為（） A微程序 B微指令 C微操作 D微命令 【答案】 D 64. 計(jì)算機(jī)的存儲(chǔ)器系統(tǒng)是指（）. ARAM BROM C主存儲(chǔ)器 D Cache.主存儲(chǔ)器和輔助存儲(chǔ)器 【答案】 D 67, 系統(tǒng)總線是指（）