《基于FPGA的電子密碼鎖設(shè)計(jì)和實(shí)現(xiàn)通信技術(shù)專業(yè)》由會(huì)員分享，可在線閱讀，更多相關(guān)《基于FPGA的電子密碼鎖設(shè)計(jì)和實(shí)現(xiàn)通信技術(shù)專業(yè)（14頁珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、摘 要： 對(duì)于以FPGA為基礎(chǔ)的密碼鎖而言，應(yīng)該依次采用EDA技術(shù)，同時(shí)輔以VHDL語言對(duì)其進(jìn)行一系列的更改，解鎖及其顯示。實(shí)際上，VHDL能夠作為編程邏輯器件投入使用，其中，主要包含大容量CPLD以及FPGA的實(shí)際應(yīng)用。假如運(yùn)用之前的布爾方程或端口級(jí)描述技術(shù)，很難迅速，高效地實(shí)現(xiàn)它們。VHDL易于大電路的設(shè)計(jì)，而且很快，它是一種尺度的語言，其設(shè)計(jì)描述可以經(jīng)過各類用具來支持，并且可以用不同的配置來實(shí)現(xiàn)。在本篇論文中，所設(shè)計(jì)的密碼鎖就是如此，通過利用VHDL自上依次向下的方式，完成細(xì)致設(shè)計(jì)。由此而設(shè)計(jì)出的密碼鎖，通常表現(xiàn)為小體積與高能效，無須耗費(fèi)相對(duì)較高的生產(chǎn)成本，就能有效降低實(shí)際電能損耗，

2、后期維護(hù)也相對(duì)簡單。 關(guān)鍵詞：密碼鎖；FPGA；VHDL；EDA技術(shù)。 第 1 頁 共 32頁 The FPGA-Based Design of Electronic Combination Locks Abstract： For FPGA-based cipher locks, EDA technology should be used in turn, with a series of changes, unlocking and display in VHDL language. In fact, VHDL can be put into use as

3、a programming logic device, which mainly includes large-capacity CPLD and FPGA practical applications. If you use the previous Boolean equations or port-level description techniques, it is difficult to implement them quickly and efficiently. VHDL is easy to design for large circuits, and very quickl

4、y, it is a scale language whose design description can be supported by various tools and can be implemented in different configurations. In this paper, the design of the password lock is the same, through the use of VHDL from the top down, the detailed design. The password lock thus designed is usua

5、lly small in size and high in energy efficiency, and can effectively reduce the actual power loss and the maintenance is relatively simple without requiring relatively high production cost. Key Words: Password lock; FPGA; VHDL; EDA technology. 第 2 頁 共 14 頁 1 緒言 在本篇設(shè)計(jì)中，主要通過可編程器件，針對(duì)電子密碼鎖

6、進(jìn)行更深層次的細(xì)致設(shè)計(jì)，并著重闡述了其在近期的研究現(xiàn)狀與未來的發(fā)展方向，此外，本文還指出電子密碼鎖在當(dāng)前時(shí)期存在的一系列問題，給予了相應(yīng)的改進(jìn)方案。 1.1 設(shè)計(jì)基礎(chǔ) 基于FPGA的電子密碼鎖，有自動(dòng)識(shí)別技術(shù)，電子設(shè)備，機(jī)械，計(jì)算機(jī)技術(shù)，通信技術(shù)，它結(jié)合了最新的管理工具，包括最新的技術(shù)，比如生物技術(shù)，安全管理等問題的最新的安全管理系統(tǒng)是解決的有效手段。這個(gè)問題的主門口打交道，銀行，酒店，計(jì)算機(jī)房，武器儲(chǔ)藏室，一個(gè)秘密的地方，辦公，無線城市，工廠，家庭等，將被應(yīng)用到各種環(huán)境中。 目前，大多數(shù)電子密碼鎖采用單芯片技術(shù)，單芯片為主設(shè)備，編碼器和解碼器由軟件生成。然而，在現(xiàn)實(shí)生活中，由于編程相對(duì)

7、簡單，無法實(shí)現(xiàn)有效的操控，難以保障體系的良好可靠性[1]，故此，以FPGA為基礎(chǔ)的電子密碼鎖，在諸多領(lǐng)域中，獲得了相對(duì)廣泛的實(shí)際應(yīng)用。電子密碼鎖的運(yùn)用不像古代的機(jī)械鎖，它擁有復(fù)雜密碼而且提高了安全性。因?yàn)槭褂每删幊踢壿婩PGA，系統(tǒng)就變得非常靈活，隨時(shí)能夠更新?lián)Q代，讓我們所做的設(shè)計(jì)更加完美。另外主機(jī)FPGA可以固化成ASIC，可以當(dāng)作特別的數(shù)字代碼鎖芯片使用。因?yàn)橛布軌蚋聯(lián)Q代，可以加多密碼數(shù)目，而且還能夠隨時(shí)增添新功能，讓密碼鎖更安保全面，靠得住，還更方便[2] 1.2 設(shè)計(jì)的意義 這些電路設(shè)計(jì)，微控制器的設(shè)計(jì)改為FPGA，電子密碼鎖的設(shè)計(jì)通過以下方式實(shí)現(xiàn)，使用VHDL語言。這類策劃

8、能夠輕便轉(zhuǎn)移，基于FPGA的電子密碼鎖是隱秘的，高度變通的。在密碼輸入過程中幾乎在鍵盤上輸入密碼。當(dāng)用戶輸入錯(cuò)誤的密碼時(shí)，系統(tǒng)將發(fā)出警報(bào)聲，揚(yáng)聲器會(huì)響5秒鐘。當(dāng)密碼持續(xù)三次不準(zhǔn)確時(shí)，體系會(huì)長時(shí)報(bào)警，務(wù)必重置遏制。由此而設(shè)計(jì)出的密碼鎖，通常表現(xiàn)為小體積與高能效，無須耗費(fèi)相對(duì)較高的生產(chǎn)成本，就能有效降低實(shí)際電能損耗，后期維護(hù)也相對(duì)簡單，能夠得到良好的發(fā)展。與古代鎖相比，它選取可編程邏輯器件達(dá)成體系策劃。使用簡單明了的VHDL語言實(shí)現(xiàn)設(shè)計(jì)和編程思想，并創(chuàng)建及時(shí)，智能的控制和管理功能，尤其是在系統(tǒng)開發(fā)中。 1.3 設(shè)計(jì)的目的 系統(tǒng)的關(guān)鍵問題是硬件和軟件，一般情況下，硬件應(yīng)該針對(duì)FPGA可編程器件

9、等元件，進(jìn)行適度的調(diào)整。對(duì)于以FPGA為基礎(chǔ)的電子密碼鎖編程來說，最為關(guān)鍵的問題，在于其是通過FPGA來實(shí)現(xiàn)。另外，程序務(wù)必經(jīng)過揚(yáng)聲器實(shí)現(xiàn)根本密碼鎖定功效和持久報(bào)警功效，并擁有按鍵顯示，輸入失誤，有用密碼顯示，掌控開釋，控制報(bào)警等功能。它安全，易于連接，易于使用，緊湊，特別易于擴(kuò)展。 2 電子密碼鎖的介紹 典型的電子密碼鎖電路，主要細(xì)分為三大部分：其中，主要包含數(shù)字密碼輸入及其密碼鎖顯示，此外，還包含密碼控制。 （1） 對(duì)于密碼鎖輸入電路而言，其主要涉及到時(shí)間發(fā)生及其鍵盤彈跳消除等； （2） 密碼控制電路用于排除，替代，保存和激活密碼的電子鎖定電路，密碼檢查電路， 按鍵電路等小

10、功能電路； （3） 密碼顯示電路主要將BCD碼轉(zhuǎn)換成相應(yīng)的代碼。當(dāng)數(shù)字顯示電路為7段時(shí)如果選中，將顯示的BCD代碼將轉(zhuǎn)換為數(shù)字設(shè)備的7段顯示驅(qū)動(dòng)器碼[3]。 2.1 FPGA的相關(guān)介紹 2.1.1 FPGA的簡介 FPGA主要在PAL，EPLD及其多樣化可編程器件的基礎(chǔ)上，進(jìn)行持續(xù)改進(jìn)，而形成的產(chǎn)品。這是一種涌現(xiàn)在現(xiàn)場運(yùn)用ASIC中的半定制電路，不單處理了定制電路的漏洞，還戰(zhàn)勝了有限數(shù)目的原始可編程器件電路的弊端。FPGA主要遵循邏輯單元陣列LCA的基本定義，在此陣列中，主要含有能夠?qū)崿F(xiàn)配置的邏輯模塊CLB.輸入輸出模塊IOB和內(nèi)部接線三部分。 的基本特點(diǎn)主要有： ① 選用FPGA

11、策劃ASIC電路，用戶很容易得到可利用的芯片。 ② FPGA可做為ASIC電路的導(dǎo)頻采樣。 ③ FPGA具備很多的觸發(fā)器和引腳。 ④ 對(duì)于ASIC電路而言，最為關(guān)鍵的元器件即為FPGA。 ⑤ FPGA通常應(yīng)用高速CHMOS技術(shù)，能夠同時(shí)兼容CMOS及其TTL電平。 近年來，多元化模板的FPGA應(yīng)運(yùn)而生，例如：XILINX模板、TI系列及其ALTERA等。因?yàn)橛纱鎯?chǔ)在內(nèi)部RAM中的程序設(shè)置，于是務(wù)必在運(yùn)行期間對(duì)內(nèi)部RAM進(jìn)行編程。用戶能夠依照設(shè)備的形式使用各種有差別的編程技術(shù)手段。當(dāng)啟動(dòng)電源的過程中，F(xiàn)PGA芯片會(huì)利用RAM，讀取相應(yīng)的EPROM數(shù)據(jù)，一旦配置已經(jīng)完成，F(xiàn)PGA將會(huì)立刻

12、進(jìn)入操控狀態(tài)。當(dāng)電源關(guān)上時(shí)，F(xiàn)PGA切換到R切片，其中邏輯關(guān)系退散，能夠反復(fù)采納。FPGA編程不需要額外的FPGA編程器。如果還需要更改FPGA功效，則換一個(gè)EPROM就行。FPGA有多種模式，并行模式用PROM編譯多個(gè)FPGA，在串行模式下PROM能夠用來編程FPGA外設(shè)模式，F(xiàn)PGA用作微處理器外設(shè)，可實(shí)現(xiàn)微處理器編程[6]。 2.1.2 FPGA的優(yōu)勢(shì) 現(xiàn)如今，中國科技正在不斷蓬勃發(fā)展，以FPGA為基礎(chǔ)的相關(guān)設(shè)計(jì)，逐漸趨向于高度的集成化與速度化，并伴隨著相對(duì)廣闊的實(shí)際應(yīng)用范圍。其中，通過T型FPGA而實(shí)現(xiàn)的諸多技術(shù)，主要基于下述方面進(jìn)行發(fā)展[7] : (1) 性能越來越高 (2）

13、 穩(wěn)定性好 (3） 便于長期維護(hù) (4） 上市限制多，能夠解決 (5） 開發(fā)周期短 因?yàn)镕PGA含有相對(duì)豐富的資源，能夠具備卓越的EDA軟件功效和極為良好的仿真功能，故此，其所接觸到的硬件成分將會(huì)相對(duì)直接。此外，大規(guī)模FPGA設(shè)置計(jì)劃的將來僅僅是幾種不同類型的邏輯多路復(fù)用和IP內(nèi)核。通過CORE連合，TI認(rèn)為ASIC 80功能可以與IP內(nèi)核邏輯集成，以便實(shí)現(xiàn)繁瑣的系統(tǒng)設(shè)計(jì)。 2.1.3 FPGA的使用 FPGA分為系統(tǒng)設(shè)計(jì)和設(shè)計(jì)實(shí)現(xiàn)兩部分。若系統(tǒng)解決方案為輸入，經(jīng)過RTL級(jí)描述，功效仿真，邏輯歸納，布線前門級(jí)仿真，符合FPGA的設(shè)計(jì)芯片由一系列過程完成，比方分布，時(shí)序仿真，時(shí)序分析

14、，器件編程和系統(tǒng)驗(yàn)證。設(shè)計(jì)流程如圖2.1所示。須要注意的是，若是模擬驗(yàn)證偏差或某個(gè)順序錯(cuò)誤，則需要檢驗(yàn)和修正位置。在必要查驗(yàn)和更正的位置，有RTL級(jí)別描述，體系方法，管制和監(jiān)測激勵(lì)。在修改之后，務(wù)必再次完成這個(gè)過程。偶爾必需重復(fù)修改，最后的設(shè)計(jì)可以在經(jīng)由多次修改后完畢。理論上，運(yùn)用VLS1的策劃被描述為6級(jí)，即系統(tǒng)級(jí)，算法級(jí)，RTL級(jí)，門級(jí)，電路級(jí)，布局級(jí)。 在FPGA設(shè)計(jì)的環(huán)境下，不用探究電路級(jí)別和構(gòu)造級(jí)別，僅考慮操作域描述和系統(tǒng)級(jí)域描述，算法級(jí)別RTL級(jí)別和門級(jí)別。FPGA中是指系統(tǒng)級(jí)別和算法級(jí)別，“RTL級(jí)別描述”是指RTL級(jí)別行為字段的描述。門級(jí)基于FPGA設(shè)計(jì)過程而涉及到的硬件

15、描述語言，將會(huì)于VHDL形成的門級(jí)網(wǎng)表中進(jìn)行細(xì)致描述。 2.1.4 可編程邏輯器件 數(shù)字電子系統(tǒng)有三種設(shè)備：存儲(chǔ)器，微處理器和邏輯設(shè)備存儲(chǔ)器用于存儲(chǔ)任意信息，例如數(shù)據(jù)表和數(shù)據(jù)庫的內(nèi)容。處理器實(shí)行軟件指令以執(zhí)行各類職責(zé)，假如邏輯設(shè)備供應(yīng)視頻編纂和視頻游戲程序，供應(yīng)少許功用，囊括配置銜接，數(shù)據(jù)通信，信號(hào)處理，數(shù)據(jù)顯示，時(shí)間控制，以及系統(tǒng)運(yùn)輸［4］所需要的所有其他功能。 邏輯器件分有固定邏輯器件和邏輯器件。由于它們的名稱，器件內(nèi)邏輯電路仍然存在，它們解決了一個(gè)或一組功能，并且在完成時(shí)不能改變，而可編程邏輯器件是一種標(biāo)準(zhǔn)產(chǎn)品，可以為客戶提供各種邏輯容量，特性，速度和電壓參數(shù)。此外這種裝置可以隨時(shí)

16、更換［5］,執(zhí)行不同的功能。 同時(shí)設(shè)計(jì)人員可以運(yùn)用便宜的軟件工具訊速開拓，仿真和測試他們的設(shè)計(jì)，繼而趕緊將設(shè)計(jì)編程到器件中并即刻在現(xiàn)實(shí)電路中測試設(shè)計(jì)。原本配置中運(yùn)用的可編程邏輯器件是與終極器件的末了出產(chǎn)使用的可編程邏輯器件同等。一旦設(shè)計(jì)完成后，客戶可以馬上投入生產(chǎn)，只需操縱PLD即可輕易編寫結(jié)尾文檔設(shè)計(jì)文件。。 2.2 基于FPGA設(shè)計(jì)的硬件描述語言VHDL 2.2.1 VHDL 介紹 VHDL從高于邏輯級(jí)的抽象電平描述硬件的功能、信號(hào)銜接關(guān)聯(lián)和時(shí)序關(guān)聯(lián)。與此同時(shí)，根據(jù)體系表現(xiàn)出的行為及其功效的實(shí)際需求，由上至下依次進(jìn)行描述程序、綜合程序、優(yōu)化程序、仿真程序和驗(yàn)證程序，通過生成器件，來

17、切實(shí)推進(jìn)電子的自動(dòng)化進(jìn)程。其中，EDA的本質(zhì)為硬件描述語言，著重針對(duì)硬件電路，進(jìn)行深入的描述。實(shí)際上，VHDL語言的特征為從整體到局部，能夠?qū)τ布M(jìn)行細(xì)致的描述。在20世紀(jì)80年代，西方發(fā)達(dá)國家美國將其調(diào)整為當(dāng)前時(shí)期的HDL，并受到了IEEE的認(rèn)可。VHDL能夠支持硬件實(shí)現(xiàn)策劃工作、驗(yàn)證工作、綜合工作與測試工作，并能有助于多樣化硬件設(shè)計(jì)數(shù)據(jù)的彼此交換與維護(hù)，具備描述能力強(qiáng)、生命周期長、 提供大規(guī)模設(shè)置策劃分解和現(xiàn)有設(shè)計(jì)的重用等優(yōu)點(diǎn)[8]。程序結(jié)構(gòu)的特點(diǎn)是將電路模塊或體系劃分為端口和體系內(nèi)的功用算法。凡是體系內(nèi)的功用算法完成，另一個(gè)體系能夠在不了解布局的情況下基于外部端口調(diào)用電路模塊或數(shù)字系統(tǒng)。

18、他們的內(nèi)部算法.VHDL使“自上而下”設(shè)計(jì)系統(tǒng)的新設(shè)計(jì)技巧更容易實(shí)現(xiàn)[9]，首先對(duì)整個(gè)系統(tǒng)進(jìn)行設(shè)計(jì)，根據(jù)功能劃分為多個(gè)龜元模塊，然后對(duì)每個(gè)龜元模塊進(jìn)一步細(xì)分，直至簡單實(shí)現(xiàn)單元電路。 2.2.2 VHDL 的優(yōu)點(diǎn) 不同于其他硬件描述語言來說 , VHDL 語言具有6個(gè)優(yōu)點(diǎn)[10]: （1）VHDL語言能夠使用‘自上而下’和‘庫基’的設(shè)置策劃方式，也能夠設(shè)計(jì)FPGA； （2）VHDL語言主要基于數(shù)學(xué)模型，逐步過渡至門級(jí)電路，協(xié)同針對(duì)硬件含有的相關(guān)功能，進(jìn)行細(xì)致描述； （3）VHDL的描述比較標(biāo)新立異； （4）VHDL具備電路仿真

19、與查驗(yàn)的效用，能夠確保策劃的正確性。用戶可以在源代碼級(jí)調(diào)試，而且無需編寫怎么樣檢測嘗試。設(shè)計(jì)者能夠十分方便地對(duì)比各類計(jì)劃的可行性及優(yōu)缺點(diǎn)，不需做任何電路試驗(yàn)； （5）VHDL語言可以獨(dú)立編程； （6）VHDL語言規(guī)格高、簡于享用和使用。 2.2.3 VHDL 的結(jié)構(gòu) VHDL根據(jù)五個(gè)元素組成即配置包和庫[11]，詳細(xì)描繪以下: （1）物理實(shí)體的描述部分用于判辨設(shè)備的外觀，即從設(shè)備外部看到的外觀，包含設(shè)備端口。 （2）結(jié)構(gòu)是描述設(shè)備和輔助單元的內(nèi)部視圖。結(jié)構(gòu)講述了結(jié)構(gòu)和行為策劃的輸入和輸出之間的關(guān)聯(lián)。這種設(shè)計(jì)可以有多種配置，代表設(shè)備的不同實(shí)現(xiàn)。 （3）庫是必須始終為設(shè)計(jì)單元解釋的

20、已編譯實(shí)體，結(jié)構(gòu)，包和配置的集合。在聲明之后，庫中的數(shù)據(jù)對(duì)于設(shè)計(jì)單元是可見的，并且它們共享編譯結(jié)果。 （4）包集合是庫中的層次結(jié)構(gòu)。用戶可以構(gòu)造包來存儲(chǔ)在編譯時(shí)自動(dòng)添加到工作庫的常量，數(shù)據(jù)類型，函數(shù)和過程。 （5）配置語句被安置在庫中以編輯標(biāo)志并具有相應(yīng)的配置稱號(hào)。 2.2.4 VHDL 的使用 VHDL含有相對(duì)較強(qiáng)的硬件描述功能，并能進(jìn)行多元化的設(shè)置[12]。除此之外，基于EDA器件的輔助，將能逐一層級(jí)的實(shí)現(xiàn)模擬驗(yàn)證，通過利用歸納工具，在一定的情況下，還能將電路改善為相應(yīng)的門級(jí)電路網(wǎng)表。隨后，通過改善網(wǎng)表，能夠形成專用電路布線布局，這就意味著，專用集成電路亦或?yàn)镕PGA，均能進(jìn)行自

21、主實(shí)現(xiàn)?，F(xiàn)如今，通過運(yùn)用VHDL，能夠有效解決EDA方案，并且有助于繁雜數(shù)字體系的細(xì)致設(shè)計(jì)[13]。 2.2.5 VHDL 的流程 3 系統(tǒng)方案 3.1 系統(tǒng)功能 對(duì)于本系統(tǒng)而言，其所涉及到的主電路電子鎖基本框圖，主要以可編程邏輯器件為基礎(chǔ)，此外，還單獨(dú)配備了硬件電路，能夠?qū)崿F(xiàn)設(shè)置及其識(shí)別等多項(xiàng)功能，能夠?qū)崟r(shí)檢測驅(qū)動(dòng)電流值。假如密碼不準(zhǔn)確，操作員能夠再輸入密碼三次；要是密碼不正確，則FPGA會(huì)發(fā)生報(bào)警。此時(shí)，F(xiàn)PGA將鎖定操作和電磁制動(dòng)器的驅(qū)動(dòng)電流值當(dāng)作狀態(tài)信息發(fā)送給監(jiān)視器，并將接口接納的告警信息發(fā)送給監(jiān)視器。 3.2總體設(shè)計(jì) 3.2.1 原理框圖 該系統(tǒng)主要包含主控芯片、鍵盤及

22、其報(bào)警電路等，其中，主控芯片通常細(xì)分為三大部分，其中，主要包含按鍵部分及其顯示部分，此外，包含調(diào)節(jié)部分。 3.2.2 設(shè)計(jì)原理 現(xiàn)場可編程門陣列（FPGA）用于設(shè)計(jì)，首要完成鍵盤處理，數(shù)字顯示，密碼設(shè)置，解密和開門，報(bào)警控制等邏輯功能。系統(tǒng)有13個(gè)按鈕，包含0 - 9個(gè)數(shù)字鍵和1個(gè)確認(rèn)按鈕，1個(gè)警報(bào)重置按鈕，1個(gè)清除按鈕。將管移到左側(cè)。您無需輸入更高階的零。因此，密碼可以是1到8位數(shù)。初始密碼為0。換句話說，啟動(dòng)后按確認(rèn)按鈕打開門。打開門后，您可以通過鎖定按鈕關(guān)閉門。如果用戶輸入了錯(cuò)誤的密碼，系統(tǒng)會(huì)發(fā)出警報(bào)，連續(xù)三次發(fā)生密碼錯(cuò)誤，系統(tǒng)發(fā)出警報(bào)提醒用戶需要重置按鈕。 4 設(shè)計(jì)與仿真

23、 4.1 硬件實(shí)現(xiàn) 電子密碼鎖分為鍵盤掃描，鍵值收集，數(shù)字顯示，密碼設(shè)置和解碼重置五個(gè)模塊： 4.2 主要功能模塊的設(shè)計(jì) 4.2.1 密碼鎖輸入電路 (1) 定時(shí)發(fā)生電路定時(shí)發(fā)生電路使用三種不同的工作頻率脈沖波形：系統(tǒng)時(shí)鐘脈沖（它是系統(tǒng)中所有時(shí)鐘脈沖的源，頻率最高），跳動(dòng)消除采樣信號(hào)和鍵盤掃描信號(hào)，當(dāng)體系發(fā)出要使用工作頻率，則用一個(gè)計(jì)數(shù)器產(chǎn)生所需的頻率，即首先設(shè)置一個(gè)其他位計(jì)數(shù)器N，N的大小根據(jù)電路的需要確定，較大的N的值，電路分配的頻率越高。假設(shè)輸入時(shí)鐘表現(xiàn)為CLK，則對(duì)于N位計(jì)數(shù)器而言，其實(shí)際輸出應(yīng)該表現(xiàn)為Q [N-1 . 0]。其中，（0）主要代表CLK除以2而形成的脈

24、沖信號(hào)，Q（1）主要代表CLK除以4而形成的脈沖信號(hào)，Q（2）主要代表8N脈沖信號(hào)，CLK主要代表0（N-1）2N脈沖信號(hào)，此外，CLK;Q（5 DOWNTO 4）是一系列脈沖波形，其值取決于00-01-10-11-00-01以32除以CLK的頻率周期性變化。 (2) 鍵盤掃描電路的功能是給鍵盤掃描信號(hào)，掃描信號(hào)按照1110-1101-1011-0111-1110 ...的順序改變，并重復(fù)該序列。規(guī)定不同的掃描信號(hào)，并掃描不同的鍵盤按鈕。每次掃描一行按鈕時(shí)，檢查按鈕是否被按下。倘諾未按下該行，則忽略該按鈕。當(dāng)按下按鈕時(shí)，執(zhí)行按鈕編碼操作，并將結(jié)果存儲(chǔ)在寄存器中。 （3）鍵盤解碼電路位于密碼

25、輸入開關(guān)中，鍵分為數(shù)字鍵和文本鍵，每個(gè)鍵可以擔(dān)任各種功能，如刪除鍵，鎖鍵和解鎖鍵，數(shù)字鍵關(guān)鍵用于輸入數(shù)字。然而生成的鍵盤的輸出不能直接用作密碼鎖定電路的輸入，由于不同的鍵具有不同的功能，于是必需應(yīng)用鍵盤解碼電路來規(guī)劃每個(gè)按鈕的輸出形式。相應(yīng)的動(dòng)作，鍵盤解碼電路基本上將相應(yīng)的鍵盤值設(shè)置為要使用的功能鍵，主程序如下： Z<= K_POS & C; WHEN " 0001 1 " - > N < = " 0001 " ; WHEN " 001 0 I " - > N < = " 001 0 " ; WHEN " 00110 " - > N < = " 0011 "; WHEN " 0

26、10 11 " - > N < = " 0100 "; WHEN " 0 1 1 0 1 " = > M < = " 0 1 0 1 ' " ; WHEN " 0 1 1 1 0 " - > Nc = " 0 1 1 0 " ; WHEN " 10011 " = > N < = " 011 I "; WHEN " 1 0 1 0 1 " - > N < = " 1 000 " ; WHEN " 10110 " - > N < = " 1001 " ; WHEN OTHERS = > N < = " 1 1 1 1 " ; END CASE; END IF; IF

27、K SRCLK ' EVENT AND K SRCLK = ' I ' THEN CASE Z IS WHEN " 1 1 0 1 1 " - > F < = " 01 00 " ; WHEN " 1 1 1 1 0 " - > F < = " 0001 " ; WHEN OTHERS = > F < = " 1000 " ; END CASE; END IF; (4) 電子密碼鎖高靈敏度的電路很可能是由于輸入不正確而導(dǎo)致的，從而影響了密碼鎖操作的正確性。彈跳現(xiàn)象是由于，雖然每次只有按鈕被按下然后釋放，但實(shí)際上是產(chǎn)生的，按鈕信號(hào)并不知道它必須被擊敗一次，在采樣信號(hào)控制之后

28、，它會(huì)誤判該鍵盤已被按下兩次。 因而，須要增加反彈消除電路以避免故障信號(hào)。關(guān)鍵是要注意反彈抑制電路使用的脈沖信號(hào)的頻率務(wù)必高于其他電路使用的脈沖信號(hào)的頻率。通常情況下，掃描電路在正常工作狀態(tài)下的頻率保持在24Hz，據(jù)此能夠得知抖動(dòng)消除電路在正常工作狀態(tài)下的頻率。 4.2.2 密碼鎖控制電路 控制電路一般包含控制數(shù)字按鍵輸入及其相應(yīng)的功能鍵輸入兩大部分。 1.數(shù)字按鍵輸入響應(yīng)控制 ⑴ 按數(shù)字鍵，就顯示器的最右端顯示第一個(gè)數(shù)。之后，每次按下新數(shù)字時(shí)，顯示屏上的數(shù)字必須向左移動(dòng)一個(gè)空格以顯示新數(shù)字。 ⑵ 要更改輸入的號(hào)碼，請(qǐng)按返回鍵清除以前的輸入號(hào)碼，或按清除鍵清除所有來電號(hào)碼并重新

29、輸入4位數(shù)字。 (3) 如果輸入的數(shù)字鍵超過了預(yù)設(shè)的位數(shù)，該鍵將被忽略，下一位數(shù)字將不會(huì)顯示。 2.功能按鍵輸入的響應(yīng)控制 (1)清除鍵：清除所有輸入數(shù)字。 (2)激活電鎖鍵：按下按鍵，密碼鎖被鎖定。 (3)解除電鎖鍵：通過操作該按鈕，能夠確定密碼的正確性。 使用電子密碼鎖時(shí)，僅使用三種工作模式。在輸入文本模式下，使用數(shù)字小鍵盤，但在鎖定和解鎖兩種模式下，必須使用功能鍵，但實(shí)際上存在錯(cuò)誤。當(dāng)出現(xiàn)按鍵時(shí)，使用“清除輸入”功能的可能性很大，因此在設(shè)計(jì)中設(shè)置了兩個(gè)功能鍵，“觸點(diǎn)鎖定”和“清除鎖定”共用一個(gè)功能鍵和一個(gè)功能鍵我在做?！皢?dòng)電鎖”。 4.3 軟件設(shè)計(jì) 4.3.1 控制

30、流程 當(dāng)用戶正確輸入密碼，點(diǎn)擊確定時(shí)，門將會(huì)開啟，在此期間，通過輸入并且設(shè)置八位新密碼，能夠看到末位密碼為右側(cè)。當(dāng)輸入單個(gè)數(shù)字的過程中，數(shù)碼管表面的密碼，將會(huì)實(shí)時(shí)左移一位，當(dāng)處于高位時(shí)，則不輸入，只能為1至8位。 4.4 仿真結(jié)果 4.4.1 去抖模塊的仿真 輸入信號(hào)KEY_IN [2..0]，將基于周期性，根據(jù)011-101-110-011-101的依次順序，針對(duì)鍵盤進(jìn)行相應(yīng)的循環(huán)掃描。在此過程中，假設(shè)操作鍵盤，就能實(shí)時(shí)掃描并且輸出信號(hào)CLK_SCAN，從而實(shí)現(xiàn)響應(yīng)。 4.4.2 密碼鎖控制電路的仿真 4.4.3 系統(tǒng)整體仿真 設(shè)置新的密碼區(qū)域（首先輸入密碼“12

31、34”，然后按鎖定按鈕激活電鎖并輸入通用解鎖密碼“8888 ”，最后按解鎖按鈕解鎖。）首先輸入密碼“1234”，然后按鎖定按鈕激活電鎖，然后輸入解鎖密碼“1234”。最后按解鎖按鈕解鎖，仿真圖顯示密碼控制電路設(shè)計(jì)正確。 5 總 結(jié) 對(duì)于該系統(tǒng)而言，最佳優(yōu)勢(shì)在于能夠針對(duì)全部單元電路，進(jìn)行相應(yīng)的調(diào)試。每個(gè)單元電路都是完整的，使用特殊的仿真工具來運(yùn)行仿真功能。在確認(rèn)每個(gè)單元電路沒有問題，然后對(duì)整個(gè)系統(tǒng)進(jìn)行調(diào)試，這可以節(jié)省大量時(shí)間。由于數(shù)量，成本等因素的影響，設(shè)備性能仍然不足，需要加以解決（1）增加語音播報(bào)功能，提高設(shè)備靈敏度，促進(jìn)用戶操作；（2）將蜂鳴器警報(bào)添加到語音命令中，可以根據(jù)輸入的密碼進(jìn)行顯示。與此同時(shí)，關(guān)鍵的安全功能可以擴(kuò)展。 對(duì)于該系統(tǒng)而言，最主要的創(chuàng)新點(diǎn)如下： (1)根據(jù)測試結(jié)果分析，該設(shè)備采用成本較低的設(shè)備進(jìn)行設(shè)計(jì)制造，誤差小，完全滿足用戶的基本要求。 (2)該裝置結(jié)構(gòu)簡單，體積小，性能穩(wěn)定，操作方便，使用方便的優(yōu)點(diǎn)，可安裝在不同的門上，具有一定的促銷和應(yīng)用價(jià)值。 (3)該系統(tǒng)將電子鎖系統(tǒng)與最有前途，安全可靠的FPGA設(shè)計(jì)結(jié)合在一起，具有高科技和易于擴(kuò)展的內(nèi)容。 第 14 頁 共 14 頁