《芯片制造工藝與芯片測(cè)試.ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《芯片制造工藝與芯片測(cè)試.ppt（65頁珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

芯片制造工藝與芯片測(cè)試 展訊通信 人力資源部 培訓(xùn)與發(fā)展組 2020 3 3 2 芯片的制造工藝 1IC產(chǎn)業(yè)鏈2Wafer的加工過程3IC的封裝過程4芯片的測(cè)試芯片工藝制造小結(jié) 2020 3 3 3 一 IC產(chǎn)業(yè)鏈 IC應(yīng)用 硅片 掩膜 半導(dǎo)體設(shè)備材料廠商IP 設(shè)計(jì)服務(wù) IC設(shè)計(jì) IC IC 掩膜數(shù)據(jù) 用戶需求 WaferCP Wafer加工 封裝 Test 交貨 成品 中測(cè) 2020 3 3 4 半導(dǎo)體圓柱單晶硅的生長過程 制備Wafer 2020 3 3 5 二 Wafer加工過程 2020 3 3 6 光刻 Photolithography 2020 3 3 7 1 Waferprepare deepNwelllithoandimpl 二 Wafer加工過程 2020 3 3 8 二 Wafer加工過程 2 Padoxide nitridedeposit diffusionlitho trenchetch 2020 3 3 9 3 Trenchoxide litho etchandCMP Nitrideremoveandsacoxide 二 Wafer加工過程 2020 3 3 10 4 Pwelllitho impl VTNimpl 二 Wafer加工過程 2020 3 3 11 5 Nwelllitho impl VTPphoto impl 二 Wafer加工過程 2020 3 3 12 二 Wafer加工過程 6 Sacoxideremove gate1oxideandlitho gate2oxide 2020 3 3 13 7 Polydeposit litho andetch NLDDphotoandimpl PLDDphotoandimpl Spacerdep andetch 二 Wafer加工過程 2020 3 3 14 8 N S Dphotoandimpl P S Dphotoandimpl 二 Wafer加工過程 2020 3 3 15 二 Wafer加工過程 9 RPOdeposit photoandetch Salicideformation 2020 3 3 16 二 Wafer加工過程 10 ILDdep andCMP 2020 3 3 17 二 Wafer加工過程 11 Contphotoandetch Wdep andCMP 2020 3 3 18 二 Wafer加工過程 12 Met1dep photoandetch 2020 3 3 19 二 Wafer加工過程 13 Via1 Met2 Via2 Met3 Via3 Met4 CTM4 Via4 TME 2020 3 3 20 二 Wafer加工過程 14 Passivationdep photo andetch Alloy 2020 3 3 21 2020 3 3 22 三 IC封裝過程 2020 3 3 23 BACKGRINDING晶圓背面研磨 WAFER WAFER TRUCKTABLE GRINDINGWHEEL 三 IC封裝過程 2020 3 3 24 WAFER WAFERSAW晶圓切割 WAFERMOUNT BLUETAPE DIE SAWLADE劃片 三 IC封裝過程 2020 3 3 25 DieBond DieAttach 上片 BONDHEAD EPOXY SUBSTRATE EPOXYCURE DIEBONDCURE 三 IC封裝過程 2020 3 3 26 WireBond GOLDWIRE CAPILLARY DIE PAD FINGER INNERLEAD 三 IC封裝過程 2020 3 3 27 Compound Moldchase Molding Gateinsert Runner Topcullblock Cavity Topchase Airvent CompoundPotPlunger SubstrateBottomcullblock Bottomchase 三 IC封裝過程 2020 3 3 28 Marking INKMARK LASERMARK SPREADTRUMSample20JUN SPREADTRUMSample20JUN SPREADTRUMSample20JUN SPREADTRUMSample20JUN 三 IC封裝過程 2020 3 3 29 BallAttach FLUX FLUXPRINTING BALLATTACHTOOL BALLATTACH VACUUM SOLDERBALL REFLOW 三 IC封裝過程 2020 3 3 30 PUNCH Singulation ROUTER SPREADTRUMSample20JUN SPREADTRUMSample20JUN SPREADTRUMSample20JUN SPREADTRUMSample20JUN SAWSINGULATION 三 IC封裝過程 2020 3 3 31 封裝種類 DIP雙列直插SIP單列直插PQFP塑料方型扁平式封裝BGA球柵陣列封裝PGA針柵陣列封裝CSP芯片尺寸封裝MCM多芯片封裝 2020 3 3 32 2020 3 3 33 四 IC的測(cè)試 TESTOBJECTIVES測(cè)試目的分類DesignVerification設(shè)計(jì)驗(yàn)證測(cè)試ProductionTests大生產(chǎn)測(cè)試CharacterizationTests特性分析測(cè)試FailureAnalysisTests失效分析測(cè)試 TESTINGSTAGES測(cè)試階段分類WaferSortTesting晶園測(cè)試 中測(cè) PackageDeviceTesting成品測(cè)試IncomingInspectionTesting入廠篩選測(cè)試 TESTITEMS測(cè)試內(nèi)容分類Per PinTesting管腳測(cè)試ParametricTesting參數(shù)測(cè)試FunctionalTesting功能測(cè)試 2020 3 3 34 WaferProcess WaferTest Box Ship FinalTest BurnIn PackageAssembly EconomicGateTesterFaultCoveragevs cost WaferTestvs FinalTest QualityGateTesterFaultCoveragevs Escapecost Packagecost ProcessYield 2020 3 3 35 測(cè)試程序開發(fā)流程 DeviceandTestSpecifications Definepinmap testphilosophy conditions SelectATEandrequiredconfig DevelopDIBandinterface Createtestwaveforms testpatterns clock timingsolutions testprocedures simulateoff line On Testerdebug Repeatability correlation andtesttimeoptimization TestprogramreleasetoProduction 2020 3 3 36 芯片工藝過程小節(jié) 從硅片到芯片要經(jīng)過一系列的氧化 光刻 擴(kuò)散 離子注入 生長多晶硅 淀積氧化層 淀積金屬層等等50 100到工序硅片經(jīng)過一次次物理 化學(xué)過程 受到一張張掩模的約束 在硅表明形成了一個(gè)個(gè)電子器件及連線 由此構(gòu)成邏輯單元乃至整個(gè)系統(tǒng)簡(jiǎn)稱硅表面加工工藝芯片制造過程首先要得到的是硅表面加工工藝需要的掩模掩模制造過程是集成電路設(shè)計(jì)生產(chǎn)中成本最高的環(huán)節(jié) 2020 3 3 37 芯片工藝過程小節(jié) 2020 3 3 38 思考 全面的功能驗(yàn)證 Timing分析趨近100 的測(cè)試覆蓋 如何保證數(shù)以千萬的晶體管能如期協(xié)調(diào)工作 如何確保交給用戶的成品都是合格的 2020 3 3 39 芯片的設(shè)計(jì)研發(fā) 1數(shù)字系統(tǒng)設(shè)計(jì)的方法學(xué)2基于語言描述語言的設(shè)計(jì)流程 2020 3 3 40 什么是方法學(xué) MethodologyScienceofstudyofmethodsSetsofmethodsused indoingsth 方法學(xué)是關(guān)于方法的科學(xué)方法學(xué)是做某事的一系列方法有別于憑經(jīng)驗(yàn)靠感覺 方法學(xué)講究建立模型推演 以精確的定量的數(shù)學(xué)方法分析 2020 3 3 41 什么是數(shù)字系統(tǒng)設(shè)計(jì)的方法學(xué) 數(shù)字系統(tǒng)設(shè)計(jì)方法學(xué)設(shè)計(jì)流程方法學(xué)設(shè)計(jì)工具方法學(xué)硬件實(shí)現(xiàn)方法學(xué) 2020 3 3 42 數(shù)字系統(tǒng)設(shè)計(jì)流程方法學(xué) 系統(tǒng)級(jí)設(shè)計(jì)寄存器傳輸級(jí)設(shè)計(jì)電路級(jí)設(shè)計(jì)物理級(jí)設(shè)計(jì)仿真驗(yàn)證成品測(cè)試 2020 3 3 43 系統(tǒng)級(jí)設(shè)計(jì) 系統(tǒng)需求分析系統(tǒng)功能定義系統(tǒng)模塊劃分 使用那些IP確定設(shè)計(jì)流程 驗(yàn)證方法 測(cè)試方法系統(tǒng)類型簡(jiǎn)單分類任務(wù)管理數(shù)據(jù)處理數(shù)學(xué)運(yùn)算借助C SystemC Verilog VHDL仿真在系統(tǒng)設(shè)計(jì)階段 關(guān)心的是功能 性能和效率 2020 3 3 44 寄存器傳輸級(jí)設(shè)計(jì) 安排寄存器設(shè)計(jì)功能邏輯設(shè)計(jì)狀態(tài)機(jī)把模塊功能分解到每個(gè)節(jié)拍把算法轉(zhuǎn)換到電路實(shí)現(xiàn)借助硬件描述語言描述設(shè)計(jì) 并仿真 調(diào)試在寄存器傳輸級(jí)階段 更關(guān)心的是時(shí)序和具體運(yùn)算 2020 3 3 45 電路級(jí)設(shè)計(jì) 由計(jì)算機(jī)工具綜合產(chǎn)生綜合過程考慮的實(shí)際因素庫單元的選擇 映射元件 連線的物理延遲元件的驅(qū)動(dòng)能力及功耗綜合的優(yōu)點(diǎn)設(shè)計(jì)階段與工藝無關(guān) 容易復(fù)用芯片面積 速度自動(dòng)折中 產(chǎn)品性價(jià)比高易修改 易維護(hù) 系統(tǒng)設(shè)計(jì)能力大大提高在電路級(jí)設(shè)計(jì) 更關(guān)心的是面積和功耗 2020 3 3 46 物理級(jí)設(shè)計(jì) 自動(dòng) 人工交互布局 布線DRC設(shè)計(jì)規(guī)則檢查ERC電路規(guī)則檢查電路參數(shù)提取產(chǎn)生最終的版圖數(shù)據(jù)在物理級(jí)設(shè)計(jì) 更關(guān)心的是延遲對(duì)功能 性能的影響 2020 3 3 47 仿真驗(yàn)證 設(shè)計(jì)階段的仿真驗(yàn)證驗(yàn)證設(shè)計(jì)思想 找出描述錯(cuò)誤 細(xì)化硬件時(shí)序綜合后的仿真驗(yàn)證發(fā)現(xiàn)硬件設(shè)計(jì)在綜合過程中由于實(shí)際延遲引起的功能錯(cuò)誤布局布線后的仿真驗(yàn)證發(fā)現(xiàn)綜合產(chǎn)生的電路網(wǎng)表在布局布線后由于實(shí)際延遲引起的功能錯(cuò)誤 2020 3 3 48 設(shè)計(jì)工具方法學(xué) 仿真方法學(xué)功能仿真 邏輯仿真 開關(guān)級(jí)仿真 電路級(jí)仿真綜合方法學(xué)綜合考慮各種因素 自動(dòng)生成硬件電路的方法時(shí)序分析方法學(xué)物理參數(shù)提取 靜態(tài)時(shí)序分析方法 噪聲分析故障測(cè)試方法學(xué)故障模型 可測(cè)試性分析 測(cè)試矢量生成 測(cè)試電路自動(dòng)插入物理實(shí)現(xiàn)方法學(xué)ASIC FPGA 自動(dòng)布局布線 工藝過程模擬 2020 3 3 49 硬件實(shí)現(xiàn)方法學(xué) 硬件算法實(shí)現(xiàn)方法流水線結(jié)構(gòu) 脈動(dòng)結(jié)構(gòu) 神經(jīng)元IP核復(fù)用軟核 固核 硬核軟硬件協(xié)同設(shè)計(jì)系統(tǒng)軟硬件劃分之后 軟硬件同時(shí)開發(fā)CPU BUS FLASH RAM標(biāo)準(zhǔn)構(gòu)件仿真模型 開發(fā)工具SoC片上系統(tǒng)有了上述的條件 2020 3 3 50 傳統(tǒng)的設(shè)計(jì)方法 原理圖設(shè)計(jì) 邏輯圖設(shè)計(jì) 2020 3 3 51 摩爾定律 芯片的集成度 每隔18個(gè)月就翻一番 2020 3 3 52 基于語言描述語言的設(shè)計(jì)流程 HDL HDL仿真 通過 HDL綜合 功能仿真 布局布線 Tapeout Netlist 通過 通過 仿真 靜態(tài)分析 no no no 2020 3 3 53 芯片產(chǎn)品的關(guān)鍵屬性 可靠性 產(chǎn)品的信譽(yù)度可測(cè)性設(shè)計(jì) Worstcase Bestcase考慮性能 產(chǎn)品的生命力面積 功耗功能 產(chǎn)品的存在關(guān)鍵技術(shù)的積累 2020 3 3 54 設(shè)計(jì)者經(jīng)常面對(duì)的問題 功能的正確性仿真驗(yàn)證 功能覆蓋率 代碼覆蓋率 一致性檢查Timing的正確性靜態(tài)時(shí)序分析 后仿真測(cè)試覆蓋率DFT更合理 更巧妙面積 功耗 速度 2020 3 3 55 思考 只有硬件的產(chǎn)品是功能單一的產(chǎn)品必須要有軟件才能實(shí)現(xiàn)復(fù)雜功能 電視機(jī)vs計(jì)算機(jī)電話機(jī)vs手機(jī) 2020 3 3 56 軟件架構(gòu) RTOS Diagnostics DriversHAL MN Call CB SS SMS GPRS Layer3 Layer1 Layer2 MultimediaAudio Video CallSMSCBSSSPBGame ATC MIDIMP3MPEG4H 263EnginesDigitalCamera DAL LCD KPD CHR FS AUDIO VIDEO MultimediaEngines OSA Otherapplication MMIKernal GUI 其他應(yīng)用 e g wap java MMS etc 2020 3 3 57 文件系統(tǒng)的基本框架圖 其他線程 用戶接口層 文件系統(tǒng)線程消息隊(duì)列 文件系統(tǒng)管理層 虛擬設(shè)備層 物理設(shè)備層 用戶接口層提供文件操作API 把相應(yīng)的操作請(qǐng)求發(fā)送給文件系統(tǒng)管理層 完成阻塞或非阻塞調(diào)用 該層提供文件系統(tǒng)空間管理 存取控制 讀寫操作 該層作為一個(gè)線程運(yùn)行 處理IO請(qǐng)求 該層提供文件系統(tǒng)空間管理 存取控制 讀寫操作 該層作為一個(gè)線程運(yùn)行 處理IO請(qǐng)求 該層提供對(duì)實(shí)際的物理設(shè)備安全的讀寫 擦除等操作 2020 3 3 58 思考 芯片上的軟硬件都齊全了 可以銷售了嗎 用戶如何開發(fā)自己的應(yīng)用程序 用戶拿到芯片后如何使用 遇到問題如何解決 周密細(xì)致的現(xiàn)場(chǎng)技術(shù)支持 FAE EVB板 公司軟件開發(fā)和芯片功能測(cè)試環(huán)境DVB板 提供給用戶的軟件開發(fā)環(huán)境 2020 3 3 59 總之 展訊的產(chǎn)品中凝聚了大量的財(cái)力 物力 人力眾多的智慧 心血 汗水繁冗的工具 網(wǎng)絡(luò) 平臺(tái)展訊產(chǎn)品是公司愿景 公司使命 公司價(jià)值觀的具體體現(xiàn) 總之是公司文化的具體體現(xiàn) 2020 3 3 60 Determinerequirements Writespecifications DesignsynthesisandVerification Fabrication Manufacturingtest Chipstocustomer Customer sneed Testdevelopment VLSI研發(fā)制造過程總和 2020 3 3 61 Verificationvs Test 驗(yàn)證設(shè)計(jì)的正確性由仿真過程來運(yùn)行在制造之前只需運(yùn)行一次對(duì)設(shè)計(jì)質(zhì)量負(fù)責(zé) 驗(yàn)證硬件制造過程的正確性分為兩個(gè)過程 1 測(cè)試產(chǎn)生 由EDA軟件處理在設(shè)計(jì)過程中運(yùn)行一次2 測(cè)試實(shí)施 向硬件施加電信號(hào)測(cè)試要對(duì)每個(gè)制造出的器件施加測(cè)試過程對(duì)器件的生產(chǎn)質(zhì)量負(fù)責(zé) 2020 3 3 62 CostsofTesting Designfortestability DFT ChipareaoverheadandyieldreductionPerformanceoverheadSoftwareprocessesoftestTestgenerationandfaultsimulationTestprogramminganddebuggingManufacturingtestAutomatictestequipment ATE capitalcostTestcenteroperationalcost 2020 3 3 63 工藝過程引起的失效接觸孔腐蝕不到位寄生晶體管氧化層缺陷 材料引起的失效Bulkdefects 裂縫 晶體不完整 表面沾污 離子遷移 隨時(shí)間變化引起的失效介質(zhì)缺陷電遷移 封裝引起的失效接觸退化密封泄露 芯片中的失效種類 2020 3 3 64 SingleStuck atFault Threepropertiesdefineasinglestuck atfaultOnlyonelineisfaultyThefaultylineispermanentlysetto0or1ThefaultcanbeataninputoroutputofagateExample XORcircuithas12faultsites and24singlestuck atfaults a b c d e f 1 0 g h i 1 s a 0 j k z 0 1 1 0 1 Testvectorforhs a 0fault Goodcircuitvalue Faultycircuitvalue 2020 3 3 65