DZ237車載云臺控制系統(tǒng)設計,dz237,車載,控制系統(tǒng),設計 畢業(yè)設計任務書課題名稱 車載云臺控制系統(tǒng)設計 學院(部) 信息學院 專 業(yè) 電子信息工程 班 級 24030401 學生姓名 張博 學 號 2403040128 3 月 3 日至 6 月 8 日共 15 周指導教師(簽字) 教學院長(簽字) 2008 年 1 月 8日一、 設計內(nèi)容本設計綜合運用了數(shù)字電路、模擬電路和單片機原理知識，設計了一個小型單片機控制系統(tǒng)，是對大學所學電子知識的一次綜合應用，有較好的實用價值。本設計以車載計算機為監(jiān)控平臺，單片機 STC12C5410AD 處理控制器控制云臺轉(zhuǎn)動，實現(xiàn)車載計算機控制云臺旋轉(zhuǎn)；無線遙控控制云臺旋轉(zhuǎn)；車載計算機控制轉(zhuǎn)速。二、設計原始資料（1） 電路板設計軟件 PROTEL99SEHE；（2） 利用 C51 語言寫硬件控制代碼；（3） 硬件電路核心 STC12C5410 控制器電路圖；三、設計完成后提交的文件和圖表1. 計算說明書部分：（1） 程序流程圖說明書部分；（2） 設計程序說明部分；（3） 原理圖 PCB 版圖說明部分。2、圖紙部分：（1）系統(tǒng)設計圖；（2）PCB 電路板圖；（3）程序框圖。四、任務完成的階段安排及時間安排：序號 設計個階段名稱 日期1、 調(diào)研準備 3 月 3-16 日 （兩周）2、 熟悉 PROTEL 和單片機 3 月 17-30 日 （兩周）3、 原理圖及 PCB 設計 3 月 31-4 月 27 日 （四周） 4、 程序設計 4 月 28-5 月 25 日 （五周）5、 撰寫畢業(yè)設計論文 5 月 25-6 月 8 日 （兩周）五、主要參考資料［1］徐愛鈞. 單片機高級語言 C51 Windows 環(huán)境編程與應用[M]. 電子工業(yè)出版社.2002［2］李朝青. 單片機原理及接口技術[M] . 北京航空航天大學出版社. 1986［3］靳桅. 單片機原理及應用:C51 編程技術[M] . 西南交通大學出版社. 2004［4］吉雷. Protel 99 從入門到精通[M]. 西安電子科技大學出版社. 2000［5］石東海. 單片機數(shù)據(jù)通信技術從入門到精通[M] . 西安電子科技大學出版社. 2002［6］陳小忠. 單片機接口技術實用子程序[M]. 人民郵電出版社 . 2005.08［7］劉文濤.單片機應用開發(fā)實例 [M]. 清華大學出版社 . 2005［8］張毅坤. 單片微機計算機原理及應用[M]. 西安電子科技大學出版社. 1998［9］鐘富昭. 8051 單片機典型模塊設計與應用[M]. 人民郵電出版社. 2007［10］黃衛(wèi). 智能運輸系統(tǒng)概論[M]. 人民交通出版社. 2001［11］宏晶科技網(wǎng)站--------www.MCU-Memory.com二 ○ ○ 八 屆 畢 業(yè) 論 文車載云臺的控制設計學 院：信息工程學院專 業(yè)：電子信息工程姓 名：張博學 號：2403040128指導教師：張曉博完成時間：2008 年６月 8 日二〇〇八年六月長安大學畢業(yè)設計（論文）開題報告表課題名稱 車載云臺控制系統(tǒng)設計課題來源 自選題目 課題類型 工程設計 指導教師 張曉博學生姓名 張博 學 號 2403040128 專 業(yè) 電子信息工程一、課題的背景意義： 隨著國民經(jīng)濟的高速發(fā)展，國內(nèi)高速公路、城市道路、停車場建設越來越多，對交通控制、安全管理的要求也日益提高，智能交通系統(tǒng)，簡稱ITS(Intelligent Traffic System)已成為世界交通領域研究的前沿課題，它是在當代科學技術充分發(fā)展背景下產(chǎn)生的，旨在將先進的信息技術、數(shù)據(jù)通信技術、電子控制技術及計算機處理技術等有效地綜合運用于地面交通管理體系，從而建立起一種大范圍、全方位發(fā)揮作用的，實時、準確、高效的交通管理系統(tǒng) 。而在這些管理系統(tǒng)的基礎是各式各樣的信息采集，本設計是基于高速公路移動警務車載平臺，旨在有效的控制云臺旋轉(zhuǎn)能夠采集到有用的信息，對高速公路突發(fā)事件監(jiān)測處理、預防起著重要的作用，加之此次裝備巡邏車輛具有無線聯(lián)網(wǎng)功能，能夠?qū)崟r有效的將信息傳達到交通管理中心，并且可以從管理中心提取事件相關資料對事件進行及時處理。本設計主要以單片機 STC12C5410為主控處理器，其控制端有：車載計算機和無線遙控。單片機控制云臺具有功能靈活多樣,脈沖輸出準確,實時性強等特點,通過軟件設計可以實現(xiàn)各種復雜的控制,其系統(tǒng)成本較低。二、 國內(nèi)外發(fā)展狀況：隨著經(jīng)濟發(fā)展、交通量的執(zhí)續(xù)增加，盡管修建了大量的交通設施，但是，交通問題依然十分嚴重，加之伴隨著世界各國汽車數(shù)量的增加，城市交通狀況日益受到人們的重視。如何有效地進行交通管理，越來越成為各國政府和有關部門所關注的焦點。針對此問題，人們運用新的科學技術，相繼研制開發(fā)出了各種交通道路監(jiān)視、管理系統(tǒng)，這些系統(tǒng)一般都包括車輛檢測裝置，通過這些裝置對過往車輛實施檢測，提取有關交通數(shù)據(jù)，以達到監(jiān)控、管理和指揮交通的目的。移動車載云臺控制系統(tǒng)為實時交通管理和交通信息采集處理提供了有力的支持，它在交通管理和公安安全中占有重要的地位，有著多種應用，例如運用其實時全面拍攝交通事故現(xiàn)場情況，為后期處理提供了很大的方便；通過無線網(wǎng)絡提取犯罪資料，對犯罪人員進行圍追堵截等。所以移動車載云臺已成為現(xiàn)代交通警察搜集及處理各類事件的眼睛和收發(fā)裝置中不可缺少的一部分。三、本課題的研究內(nèi)容、方法手段及預期成果：本課題主要對采用單片機實現(xiàn)車載云臺系統(tǒng)的控制進行了研究與設計。研究內(nèi)容：本設計綜合運用了數(shù)字電路、模擬電路和單片機原理知識，設計了一個小型單片機控制系統(tǒng)平臺，是對大學所學電子知識較全面的學習和知識應用于實踐的很好的結合。以熟練掌握 PROTEL99SE 的使用和熟練運用 KILL51 編寫系統(tǒng)程序為目的；從設計中學習掌握單片機 STC12C5410 的原理及其詳細用法，能夠熟練編寫簡單控制程序。方法手段：車載計算機為監(jiān)控平臺，基于單片機 STC12C5410 處理控制器控制云臺轉(zhuǎn)動的方案，實現(xiàn)車載計算機控制云臺；無線遙控控制云臺；車載計算機控制轉(zhuǎn)速。預期成果：本設計最終完成功能是：低功耗車載嵌入式計算機控制云臺向左、向右355 度和向上、向下 70 度旋轉(zhuǎn)和對云臺轉(zhuǎn)速的控制；RF 無線遙控器控制云臺向左、向右 355 度和向上、向下 70 度旋轉(zhuǎn)。本設計將最總完成：原理圖的設計圖紙、PCB 設計以及控制程序編寫。四、任務完成的階段安排及時間安排：序號 設計個階段名稱 日期1、 調(diào)研準備 3 月 3-16 日 （兩周）2、 熟悉 PROTEL 和單片機 3 月 17-30 日 （兩周）3、 原理圖及 PCB 設計 3 月 31-4 月 27 日 （四周）4、 程序設計 4 月 28-5 月 25 日 （五周）5、 撰寫畢業(yè)設計論文 5 月 25-6 月 8 日 （兩周）五、條件因素參考文獻：［1］徐愛鈞. 單片機高級語言 C51 Windows 環(huán)境編程與應用[M]. 電子工業(yè)出版社.2002［2］李朝青. 單片機原理及接口技術[M] . 北京航空航天大學出版社. 1986［3］靳桅. 單片機原理及應用:C51 編程技術[M] . 西南交通大學出版社. 2004［4］吉雷. Protel 99 從入門到精通[M]. 西安電子科技大學出版社. 2000［5］石東海. 單片機數(shù)據(jù)通信技術從入門到精通[M] . 西安電子科技大學出版社. 2002［6］陳小忠. 單片機接口技術實用子程序[M]. 人民郵電出版社 . 2005.08［7］劉文濤.單片機應用開發(fā)實例[M] . 清華大學出版社 . 2005［8］張毅坤. 單片微機計算機原理及應用[M]. 西安電子科技大學出版社. 1998［9］鐘富昭. 8051 單片機典型模塊設計與應用[M]. 人民郵電出版社. 2007［10］黃衛(wèi). 智能運輸系統(tǒng)概論[M]. 人民交通出版社. 2001［11］宏晶科技網(wǎng)站--------www.MCU-Memory.com指導教師簽名： 年 月 日注：1、課題來源分為：國家重點、省部級重點、學?？蒲?、校外協(xié)作、實驗室建設和自選項目；課題類型分為：工程設計、專題研究、文獻綜述、綜合實驗。2、此表由學生填寫，交指導教師簽署意見后方可開題。指導教師意見及建議：指導教師簽名： 年 月 日注：1、課題來源分為：國家重點、省部級重點、學校科研、校外協(xié)作、實驗室建設和自選項目；課題類型分為：工程設計、專題研究、文獻綜述、綜合實驗。2、此表由學生填寫，交指導教師簽署意見后方可開題。車載云臺控制系統(tǒng)設計┊┊┊┊┊┊┊┊┊┊┊┊┊裝┊┊┊┊┊訂┊┊┊┊┊線┊┊┊┊┊┊┊┊┊┊┊┊┊摘 要車載云臺作為移動車載警務巡邏車不可缺少的一部分，起著眼睛和耳朵的作用，拍攝事件現(xiàn)場，雷達裝置為信息的發(fā)布和接收起著至關重要的作用。所以對車載云臺的控制有著重要的研究意義。車載云臺控制系統(tǒng)是一個實時的計算機和無線控制系統(tǒng)。車載云臺控制系統(tǒng)的研究涉及單片機應用、電機控制和人工智能等多個技術領域。本設計主要由以下三個大的方面組成：本設計是基于宏晶科技 STC12C5410 單片機為核心處理器，主要對控制數(shù)據(jù)進行處理和對整個系統(tǒng)進行調(diào)節(jié)，起著相當于人類大腦的作用；本設計的一大部分就是車載計算機對其控制和調(diào)節(jié)，控制云臺的旋轉(zhuǎn)和調(diào)節(jié)云臺的轉(zhuǎn)速，車載計算機和單片機云臺系統(tǒng)之間通過串口通信連接，計算機通過可視化人機界面軟件向單片機云臺系統(tǒng)發(fā)送控制調(diào)節(jié)指令，云臺終端執(zhí)行其命令；另外，為了控制者調(diào)節(jié)方便設計了無線控制器對其進行無線遙控，可根據(jù)具體需要選用適合的無線發(fā)送接收器。關鍵字:云臺控制系統(tǒng)，單片機，計算機，無線控制車載云臺控制系統(tǒng)設計┊┊┊┊┊┊┊┊┊┊┊┊┊裝┊┊┊┊┊訂┊┊┊┊┊線┊┊┊┊┊┊┊┊┊┊┊┊┊AbstractHaeundae automotive vehicle as a mobile police patrol car indispensable part play the role of the eyes and ears to shooting incidents at the scene, radar installations for releasing and receiving information. Therefore, the control of the vehicle Haeundae has important significance. Haeundae-board control system is a computer and wireless real-time control system.Haeundae-board control system involves the study of SCM, motor control and artificial intelligence, and other technical fields. The main design control the following three major components: This design which is based on Acer crystal technology STC12C5410 microcontroller as the core processor, mainly on data processing and regulation of the entire system plays a role equivalent to the human brain. Most part of this design is the control and regulation of its onboard computers , control and regulation of Haeundae the rotation speed of Haeundae, automotive and computer systems through the SCM Haeundae serial communication link, through the computer visual able human-computer interface software to control SCM Haeundae conditioning system to send instructions, Haeundae terminal implementation of its orders. In addition, in order to facilitate the control of regulating, we design the wireless controller to implement its wireless remote control, the wireless transmitter receiver can be selected according to specific needs.KEY WORDS: Haeundae control systems, SCM, computer, control車載云臺控制系統(tǒng)設計第 1 頁 共 6 頁┊┊┊┊┊┊┊┊┊┊┊┊┊裝┊┊┊┊┊訂┊┊┊┊┊線┊┊┊┊┊┊┊┊┊┊┊┊┊AT89C51 的介紹描述AT89C51 是一個低電壓，高性能 CMOS 8 位單片機帶有 4K 字節(jié)的可反復擦寫的程序存儲器（PENROM） 。和 128 字節(jié)的存取數(shù)據(jù)存儲器（RAM） ，這種器件采用 ATMEL 公司的高密度、不容易丟失存儲技術生產(chǎn)，并且能夠與 MCS-51 系列的單片機兼容。片內(nèi)含有 8 位中央處理器和閃爍存儲單元，有較強的功能的 AT89C51 單片機能夠被應用到控制領域中。功能特性AT89C51 提供以下的功能標準：4K 字節(jié)閃爍存儲器， 128 字節(jié)隨機存取數(shù)據(jù)存儲器，32 個 I/O 口，2 個 16 位定時/計數(shù)器， 1 個 5 向量兩級中斷結構，1 個串行通信口，片內(nèi)震蕩器和時鐘電路。另外，AT89C51 還可以進行 0HZ 的靜態(tài)邏輯操作，并支持兩種軟件的節(jié)電模式。閑散方式停止中央處理器的工作，能夠允許隨機存取數(shù)據(jù)存儲器、定時/計數(shù)器、串行通信口及中斷系統(tǒng)繼續(xù)工作。掉電方式保存隨機存取數(shù)據(jù)存儲器中的內(nèi)容，但震蕩器停止工作并禁止其它所有部件的工作直到下一個復位。引腳描述VCC：電源電壓 GND：地P0 口：P0 口是一組 8 位漏極開路雙向 I/O 口，即地址/數(shù)據(jù)總線復用口。作為輸出口時，每一個管腳都能夠驅(qū)動 8 個 TTL 電路。當“1”被寫入 P0 口時，每個管腳都能夠作為高阻抗輸入端。P0 口還能夠在訪問外部數(shù)據(jù)存儲器或程序存儲器時，轉(zhuǎn)換地址和數(shù)據(jù)總線復用，并在這時激活內(nèi)部的上拉電阻。P0 口在閃爍編程時，P0 口接收指令，在程序校驗時，輸出指令，需要接電阻。P1 口：P1 口一個帶內(nèi)部上拉電阻的 8 位雙向 I/O 口，P1 的輸出緩沖級可驅(qū)動 4 個TTL 電路。對端口寫“1”，通過內(nèi)部的電阻把端口拉到高電平，此時可作為輸入車載云臺控制系統(tǒng)設計第 2 頁 共 6 頁┊┊┊┊┊┊┊┊┊┊┊┊┊裝┊┊┊┊┊訂┊┊┊┊┊線┊┊┊┊┊┊┊┊┊┊┊┊┊口。因為內(nèi)部有電阻，某個引腳被外部信號拉低時輸出一個電流。閃爍編程時和程序校驗時，P1 口接收低 8 位地址。P2 口：P2 口是一個內(nèi)部帶有上拉電阻的 8 位雙向 I/O 口， P2 的輸出緩沖級可驅(qū)動4 個 TTL 電路。對端口寫“1” ，通過內(nèi)部的電阻把端口拉到高電平，此時，可作為輸入口。因為內(nèi)部有電阻，某個引腳被外部信號拉低時會輸出一個電流。在訪問外部程序存儲器或 16 位地址的外部數(shù)據(jù)存儲器時，P2 口送出高 8 位地址數(shù)據(jù)。在訪問 8 位地址的外部數(shù)據(jù)存儲器時，P2 口線上的內(nèi)容在整個運行期間不變。閃爍編程或校驗時，P2 口接收高位地址和其它控制信號。P3 口：P3 口是一組帶有內(nèi)部電阻的 8 位雙向 I/O 口，P3 口輸出緩沖故可驅(qū)動 4 個TTL 電路。對 P3 口寫如“1” 時，它們被內(nèi)部電阻拉到高電平并可作為輸入端時，被外部拉低的 P3 口將用電阻輸出電流。P3 口除了作為一般的 I/O 口外，更重要的用途是它的第二功能，如下表所示：端口引腳 第二功能P3.0 RXDP3.1 TXDP3.2 INT0P3.3 INT1P3.4 T0P3.5 T1P3.6 WRP3.7 RDP3 口還接收一些用于閃爍存儲器編程和程序校驗的控制信號。RST：復位輸入。當震蕩器工作時，RET 引腳出現(xiàn)兩個機器周期以上的高電平將使單片機復位。車載云臺控制系統(tǒng)設計第 3 頁 共 6 頁┊┊┊┊┊┊┊┊┊┊┊┊┊裝┊┊┊┊┊訂┊┊┊┊┊線┊┊┊┊┊┊┊┊┊┊┊┊┊ALE/ ：PROG當訪問外部程序存儲器或數(shù)據(jù)存儲器時，ALE 輸出脈沖用于鎖存地址的低 8位字節(jié)。即使不訪問外部存儲器，ALE 以時鐘震蕩頻率的 1/16 輸出固定的正脈沖信號，因此它可對輸出時鐘或用于定時目的。要注意的是：每當訪問外部數(shù)據(jù)存儲器時將跳過一個 ALE 脈沖時，閃爍存儲器編程時，這個引腳還用于輸入編程脈沖。如果必要，可對特殊寄存器區(qū)中的 8EH 單元的 D0 位置禁止 ALE 操作。這個位置后只有一條 MOVX 和 MOVC 指令 ALE 才會被應用。此外，這個引腳會微弱拉高，單片機執(zhí)行外部程序時，應設置 ALE 無效。PSEN：程序儲存允許輸出是外部程序存儲器的讀選通信號，當 AT89C51 由外部程序存儲器讀取指令時，每個機器周期兩次 PSEN 有效，即輸出兩個脈沖。在此期間，當訪問外部數(shù)據(jù)存儲器時，這兩次有效的 PSEN 信號不出現(xiàn)。EA/VPP：外部訪問允許。欲使中央處理器僅訪問外部程序存儲器，EA 端必須保持低電平。需要注意的是：如果加密位 LBI 被編程，復位時內(nèi)部會鎖存 EA 端狀態(tài)。如 EA 端為高電平，CPU 則執(zhí)行內(nèi)部程序存儲器中的指令。閃爍存儲器編程時，該引腳加上+12V 的編程允許電壓 VPP，當然這必須是該器件是使用 12V 編程電壓 VPP。XTAL1：震蕩器反相放大器及內(nèi)部時鐘發(fā)生器的輸入端。XTAL2：震蕩器反相放大器的輸出端。時鐘震蕩器AT89C51 中有一個用于構成內(nèi)部震蕩器的高增益反相放大器，引腳 XTAL1和 XTAL2 分別是該放大器的輸入端和輸出端。這個放大器與作為反饋元件的片外石英晶體或陶瓷諧振器一起構成自然震蕩器。 外接石英晶體及電容 C1，C2接在放大器的反饋回路中構成并聯(lián)震蕩電路。對外接電容 C1，C2 雖然沒有十分嚴格的要求，但電容容量的大小會輕微影響震蕩頻率的高低、震蕩器工作的穩(wěn)定性、起振的難易程序及溫度穩(wěn)定性。如果使用石英晶體，我們推薦電容使用30PF±10PF，而如果使用陶瓷振蕩器建議選擇 40PF±10PF。用戶也可以采用外部時鐘。采用外部時鐘的電路如圖示。這種情況下，外部時鐘脈沖接到 XTAL1 端，車載云臺控制系統(tǒng)設計第 4 頁 共 6 頁┊┊┊┊┊┊┊┊┊┊┊┊┊裝┊┊┊┊┊訂┊┊┊┊┊線┊┊┊┊┊┊┊┊┊┊┊┊┊即內(nèi)部時鐘發(fā)生器的輸入端，XTAL2 則懸空。由于外部時鐘信號是通過一個 2分頻觸發(fā)器后作為內(nèi)部時鐘信號的，所以對外部時鐘信號的占空比沒有特殊要求，但最小高電平持續(xù)時間和最大的低電平持續(xù)時間應符合產(chǎn)品技術條件的要求。內(nèi)部振蕩電路 外部振蕩電路閑散節(jié)電模式AT89C51 有兩種可用軟件編程的省電模式，它們是閑散模式和掉電工作模式。這兩種方式是控制專用寄存器 PCON 中的 PD 和 IDL 位來實現(xiàn)的。PD 是掉電模式，當 PD=1 時，激活掉電工作模式，單片機進入掉電工作狀態(tài)。IDL 是閑散等待方式，當 IDL=1，激活閑散工作狀態(tài)，單片機進入睡眠狀態(tài)。如需要同時進入兩種工作模式，即 PD 和 IDL 同時為 1，則先激活掉電模式。在閑散工作模式狀態(tài)，中央處理器 CPU 保持睡眠狀態(tài)，而所有片內(nèi)的外設仍保持激活狀態(tài)，這種車載云臺控制系統(tǒng)設計第 5 頁 共 6 頁┊┊┊┊┊┊┊┊┊┊┊┊┊裝┊┊┊┊┊訂┊┊┊┊┊線┊┊┊┊┊┊┊┊┊┊┊┊┊方式由軟件產(chǎn)生。此時，片內(nèi)隨機存取數(shù)據(jù)存儲器和所有特殊功能寄存器的內(nèi)容保持不變。閑散模式可由任何允許的中斷請求或硬件復位終止。終止閑散工作模式的方法有兩種，一是任何一條被允許中斷的事件被激活，IDL 被硬件清除，即刻終止閑散工作模式。程序會首先影響中斷，進入中斷服務程序，執(zhí)行完中斷服務程序，并緊隨 RETI 指令后，下一條要執(zhí)行的指令就是使單片機進入閑散工作模式，那條指令后面的一條指令。二是通過硬件復位也可將閑散工作模式終止。需要注意的是：當由硬件復位來終止閑散工作模式時，中央處理器 CPU 通常是從激活空閑模式那條指令的下一條開始繼續(xù)執(zhí)行程序的，要完成內(nèi)部復位操作，硬件復位脈沖要保持兩個機器周期有效，在這種情況下，內(nèi)部禁止中央處理器CPU 訪問片內(nèi) RAM，而允許訪問其他端口，為了避免可能對端口產(chǎn)生的意外寫入：激活閑散模式的那條指令后面的一條指令不應是一條對端口或外部存儲器的寫入指令。掉電模式在掉電模式下，振蕩器停止工作，進入掉電模式的指令是最后一條被執(zhí)行的指令，片內(nèi) RAM 和特殊功能寄存器的內(nèi)容在中指掉電模式前被凍結。退出掉電模式的唯一方法是硬件復位，復位后將從新定義全部特殊功能寄存器但不改變RAM 中的內(nèi)容，在 VCC 恢復到正常工作電平前，復位應無效切必須保持一定時間以使振蕩器從新啟動并穩(wěn)定工作。閑散和掉電模式外部引腳狀態(tài)。模式程序存儲器ALE PSENP0 P1 P2 P3閑散模式 內(nèi)部 1 1 數(shù)據(jù) 數(shù)據(jù) 數(shù)據(jù) 數(shù)據(jù)閑散模式 內(nèi)部 1 1 浮空 數(shù)據(jù) 地址 數(shù)據(jù)掉電模式 外部 0 0 數(shù)據(jù) 數(shù)據(jù) 數(shù)據(jù) 數(shù)據(jù)掉電模式 外部 0 0 數(shù)據(jù) 數(shù)據(jù) 數(shù)據(jù) 數(shù)據(jù)程序存儲器的加密車載云臺控制系統(tǒng)設計第 6 頁 共 6 頁┊┊┊┊┊┊┊┊┊┊┊┊┊裝┊┊┊┊┊訂┊┊┊┊┊線┊┊┊┊┊┊┊┊┊┊┊┊┊AT89C51 可使用對芯片上的三個加密位 LB1，LB2，LB3 進行編程（P ）或不編程（U）得到如下表所示的功能：程序加密位 保護類型1 U U U 沒有程序保護功能2 P U U禁止從外部程序存儲器中執(zhí)行 MOVC 指令讀取內(nèi)部程序存儲器的內(nèi)容3 P P U 除上表功能外，還禁止程序校驗4 P P P 除以上功能外，同時禁止外部執(zhí)行當 LB1 被編程時，在復位期間，EA 端的電平被鎖存，如果單片機上電后一直沒有復位，鎖存起來的初始值是一個不確定數(shù)，這個不確定數(shù)會一直保存到真正復位位置。為了使單片機正常工作，被鎖存的 EA 電平與這個引腳當前輯電平一致。機密位只能通過整片擦除的方法清除。車載云臺控制系統(tǒng)設計第 1 頁 共 6 頁┊┊┊┊┊┊┊┊┊┊┊┊┊裝┊┊┊┊┊訂┊┊┊┊┊線┊┊┊┊┊┊┊┊┊┊┊┊┊The Introduction of AT89C51DescriptionThe AT89C51 is a low-power, high-performance CMOS 8-bit microcomputer with 4K bytes of Flash programmable and erasable read only memory (PEROM). The device is manufactured using Atmel’s high-density nonvolatile memory technology and is compatible with the industry-standard MCS-51 instruction set and pinout. The on-chip Flash allows the program memory to be reprogrammed in-system or by a conventional nonvolatile memory programmer. By combining a versatile 8-bit CPU with Flash on a monolithic chip, the Atmel AT89C51 is a powerful microcomputer which provides a highly-flexible and cost-effective solution to many embedded control applications.Function characteristicThe AT89C51 provides the following standard features: 4K bytes of Flash, 128 bytes of RAM, 32 I/O lines, two 16-bit timer/counters, a five vector two-level interrupt architecture, a full duplex serial port, on-chip oscillator and clock circuitry. In addition, the AT89C51 is designed with static logic for operation down to zero frequency and supports two software selectable power saving modes. The Idle Mode stops the CPU while allowing the RAM, timer/counters, serial port and interrupt system to continue functioning. The Power-down Mode saves the RAM contents but freezes the oscillator disabling all other chip functions until the next hardware reset.Pin DescriptionVCC：Supply voltage.GND：Ground.Port 0：Port 0 is an 8-bit open-drain bi-directional I/O port. As an output port, each pin can sink eight TTL inputs. When 1s are written to port 0 pins, the pins can be used as highimpedance inputs.Port 0 may also be configured to be the multiplexed loworder address/data bus during accesses to external program and data memory. In this mode P0 車載云臺控制系統(tǒng)設計第 2 頁 共 6 頁┊┊┊┊┊┊┊┊┊┊┊┊┊裝┊┊┊┊┊訂┊┊┊┊┊線┊┊┊┊┊┊┊┊┊┊┊┊┊has internal pullups.Port 0 also receives the code bytes during Flash programming,and outputs the code bytes during programverification. External pullups are required during programverification.Port 1Port 1 is an 8-bit bi-directional I/O port with internal pullups.The Port 1 output buffers can sink/source four TTL inputs.When 1s are written to Port 1 pins they are pulled high by the internal pullups and can be used as inputs. As inputs,Port 1 pins that are externally being pulled low will source current (IIL) because of the internal pullups.Port 1 also receives the low-order address bytes during Flash programming and verification.Port 2Port 2 is an 8-bit bi-directional I/O port with internal pullups.The Port 2 output buffers can sink/source four TTL inputs.When 1s are written to Port 2 pins they are pulled high by the internal pullups and can be used as inputs. As inputs,Port 2 pins that are externally being pulled low will source current, because of the internal pullups.Port 2 emits the high-order address byte during fetches from external program memory and during accesses to external data memory that use 16-bit addresses. In this application, it uses strong internal pullupswhen emitting 1s. During accesses to external data memory that use 8-bit addresses, Port 2 emits the contents of the P2 Special Function Register.Port 2 also receives the high-order address bits and some control signals during Flash programming and verification.Port 3Port 3 is an 8-bit bi-directional I/O port with internal pullups.The Port 3 output buffers can sink/source four TTL inputs.When 1s are written to Port 3 pins they are pulled high by the internal pullups and can be used as inputs. As inputs,Port 3 pins that are externally being pulled low will source current (IIL) because of the pullups.Port 3 also serves the functions of various special features of the AT89C51 as listed below:車載云臺控制系統(tǒng)設計第 3 頁 共 6 頁┊┊┊┊┊┊┊┊┊┊┊┊┊裝┊┊┊┊┊訂┊┊┊┊┊線┊┊┊┊┊┊┊┊┊┊┊┊┊Port 3 also receives some control signals for Flash programming and verification.RSTReset input. A high on this pin for two machine cycles while the oscillator is running resets the device.ALE/PROGAddress Latch Enable output pulse for latching the low byte of the address during accesses to external memory. This pin is also the program pulse input (PROG) during Flash programming.In normal operation ALE is emitted at a constant rate of 1/6 the oscillator frequency, and may be used for external timing or clocking purposes. Note, however, that one ALE pulse is skipped during each access to external Data Memory.If desired, ALE operation can be disabled by setting bit 0 of SFR location 8EH. With the bit set, ALE is active only during a MOVX or MOVC instruction. Otherwise, the pin is weakly pulled high. Setting the ALE-disable bit has no effect if the microcontroller is in external execution mode.PSENProgram Store Enable is the read strobe to external program memory.When the AT89C51 is executing code from external program memory, PSEN is activated twice 車載云臺控制系統(tǒng)設計第 4 頁 共 6 頁┊┊┊┊┊┊┊┊┊┊┊┊┊裝┊┊┊┊┊訂┊┊┊┊┊線┊┊┊┊┊┊┊┊┊┊┊┊┊each machine cycle, except that two PSEN activations are skipped during each access to external data memory.EA/VPPExternal Access Enable. EA must be strapped to GND in order to enable the device to fetch code from external program memory locations starting at 0000H up to FFFFH. Note, however, that if lock bit 1 is programmed, EA will be internally latched on reset.EA should be strapped to VCC for internal program executions.This pin also receives the 12-volt programming enable voltage(VPP) during Flash programming, for parts that require12-volt VPP.XTAL1Input to the inverting oscillator amplifier and input to the internal clock operating circuit.XTAL2Output from the inverting oscillator amplifier.Oscillator CharacteristicsXTAL1 and XTAL2 are the input and output, respectively,of an inverting amplifier which can be configured for use as an on-chip oscillator, as shown in Figure 1.Either a quartz crystal or ceramic resonator may be used. To drive the device from an external clock source, XTAL2 should be left unconnected while XTAL1 is driven as shown in Figure 2.There are no requirements on the duty cycle of the external clock signal, since the input to the internal clocking circuitry is through a divide-by-two flip-flop, but minimum and maximum voltage high and low time specifications must be observed.車載云臺控制系統(tǒng)設計第 5 頁 共 6 頁┊┊┊┊┊┊┊┊┊┊┊┊┊裝┊┊┊┊┊訂┊┊┊┊┊線┊┊┊┊┊┊┊┊┊┊┊┊┊Figure 1. Oscillator Connections Figure 2. External Clock Drive ConfigurationIdle ModeIn idle mode, the CPU puts itself to sleep while all the onchip peripherals remain active. The mode is invoked by software. The content of the on-chip RAM and all the special functions registers remain unchanged during this mode. The idle mode can be terminated by any enabled interrupt or by a hardware reset.It should be noted that when idle is terminated by a hard ware reset, the device normally resumes program execution,from where it left off, up to two machine cycles before the internal reset algorithm takes control. On-chip hardware inhibits access to internal RAM in this event, but access to the port pins is not inhibited. To eliminate the possibility of an unexpected 車載云臺控制系統(tǒng)設計第 6 頁 共 6 頁┊┊┊┊┊┊┊┊┊┊┊┊┊裝┊┊┊┊┊訂┊┊┊┊┊線┊┊┊┊┊┊┊┊┊┊┊┊┊write to a port pin when Idle is terminated by reset, the instruction following the one that invokes Idle should not be one that writes to a port pin or to external memory.Power-down ModeIn the power-down mode, the oscillator is stopped, and the instruction that invokes power-down is the last instruction executed. The on-chip RAM and Special Function Registers retain their values until the power-down mode is terminated. The only exit from power-down is a hardware reset. Reset redefines the SFRs but does not change the on-chip RAM. The reset should not be activated before VCC is restored to its normal operating level and must be held active long enough to allow the oscillator to restart and stabilize.Program Memory Lock BitsOn the chip are three lock bits which can be left unprogrammed (U) or can be programmed (P) to obtain the additional features listed in the table below.When lock bit 1 is programmed, the logic level at the EA pin is sampled and latched during reset. If the device is powered up without a reset, the latch initializes to a random value, and holds that value until reset is activated. It is necessary that the latched value of EA be in agreement with the current logic level at that pin in order for the device to function properly.