《電子科技大學(xué)微機系統(tǒng)原理與接口第二版課后習(xí)題答案chapter10習(xí)題解答.doc》由會員分享，可在線閱讀，更多相關(guān)《電子科技大學(xué)微機系統(tǒng)原理與接口第二版課后習(xí)題答案chapter10習(xí)題解答.doc（6頁珍藏版）》請在裝配圖網(wǎng)上搜索。

“微處理器系統(tǒng)原理與嵌入式系統(tǒng)設(shè)計”第十章習(xí)題解答 10.2 簡述以ARM微處理器為核心的最小硬件系統(tǒng)的組成？ l ARM微處理器； l 電源模塊，包括CPU內(nèi)核和I/O接口電源； l 時鐘模塊，包括系統(tǒng)主時鐘和實時時鐘； l 復(fù)位模塊，包括系統(tǒng)加電復(fù)位、手動復(fù)位和內(nèi)部復(fù)位； l 存儲器模塊，包括程序保存存儲器和程序運行存儲器； l JTAG調(diào)試接口模塊。 10.4 簡述S3C2440A芯片中各模塊時鐘信號產(chǎn)生及配置的原理。為降低系統(tǒng)功耗，可時鐘信號進行哪些處理？系統(tǒng)復(fù)位信號與各時鐘信號有什么關(guān)系？ 當(dāng)系統(tǒng)主時鐘送入S3C2440A芯片后，進入其時鐘發(fā)生模塊，由鎖相環(huán)進行相應(yīng)的處理，最終得到FCLK，HCLK，PCLK和UCLK四組時鐘信號。其中，F(xiàn)CLK信號主要供給ARM920T內(nèi)核使用，HCLK主要供給AHB總線、存儲器控制器、中斷控制器、LCD控制器、DMA控制器和USB主機模塊；PCLK主要供給訪問APB總線的外設(shè)，例如WDT，I2S，I2C，PWM定時器，MMC接口，ADC，UART，GPIO，RTC和SPI模塊；UCLK主要提供USB模塊需要的48MHz時鐘。 為降低系統(tǒng)功耗，可對時鐘信號進行門控管理。最低功耗情況下，只開啟FCLK信號，其他時鐘信號關(guān)閉；若需對其他外設(shè)，只需使能相應(yīng)總線及外設(shè)的時鐘信號有效即可。 系統(tǒng)復(fù)位信號一般包括加電復(fù)位、手動復(fù)位和內(nèi)部復(fù)位三類。其中，加電復(fù)位和手動復(fù)位信號均來自外部復(fù)位電路，內(nèi)部復(fù)位信號一般來自系統(tǒng)內(nèi)部事務(wù)處理（例如看門狗復(fù)位等）。因此，系統(tǒng)對外部復(fù)位信號波形有一定的要求，若不能滿足要求系統(tǒng)將不能正常工作。在S3C2440A芯片中，要完成正確的系統(tǒng)復(fù)位，在處理電源保持穩(wěn)定之后，該信號必須至少維持4個FCLK時鐘的低電平狀態(tài)。 10.6 利用S3C2440A的GPIO端口，設(shè)計包含8個LED的流水燈電路，每個LED間隔1S輪流點亮，試畫出程序流程圖并寫出相關(guān)程序段。 假設(shè)利用S3C2440A芯片的GPIO端口G的第0~7引腳驅(qū)動8個LED電路，對應(yīng)GPIO輸出為0時LED燈亮，則相應(yīng)程序流程圖及相應(yīng)程序段如下所示： GPGCON EQU 0x56000060 GPGDAT EQU 0x56000064 GPGUP EQU 0x56000068 ;配置GPGCON寄存器，設(shè)置相關(guān)引腳為輸出功能 LDR R0,=GPGCON LDR R1,[R0] BIC R1,R1,#0x0000FFFF ORR R1,R1,#0x00005555 STR R1,[R0] ;配置GPGUP寄存器，斷開各上拉電阻 LDR R0,=GPGUP LDR R1,[R0] ORR R1,R1,#0x00FF STR R1,[R0] ;輸出驅(qū)動數(shù)據(jù)，點亮對應(yīng)LED等 LOOPSTAR LDR R2,=GPGDAT LDR R3,[R2] BIC R3,R3,#0x00FF ORR R3,R3,#0x00FE STR R3,[R2] LDR R0,=0xFFFFFF ;初始計數(shù)值 BL DELAY ;調(diào)用延遲子程序 … LDR R2,=GPGDAT LDR R3,[R2] BIC R3,R3,#0x00FF ORR R3,R3,#0x007F STR R3,[R2] LDR R0,=0xFFFFFF ;初始計數(shù)值 BL DELAY ;調(diào)用延遲子程序 B LOOPSTAR DELAY SUB R0,R0,#1 CMP R0,#0x0 BNE DELAY MOV PC,LR 10.7 在上題中，如果要加入一個按鍵，實現(xiàn)按鍵按下時流水燈停止流動，按鍵放開時流水燈正常流轉(zhuǎn)的功能，思考應(yīng)怎樣修改電路和程序？ 在上題的基礎(chǔ)上，添加一個GPIO口作為輸入管腳(GPA的GPA[0])，按鍵按下GPA[0]值為1，否則為零。按鍵按下時流水燈停止流動，按鍵放開時流水燈重新啟動。故需在每次對GPGDAT寄存器賦值前/后進行判斷操作（答案是后進行判斷，之前判斷也是正確的），若判斷有按鍵按下，則跳轉(zhuǎn)出改程序段，否者繼續(xù)執(zhí)行。相應(yīng)程序如下： GPACON EQU 0x56000000 GPADAT EQU 0x56000004 GPAUP EQU 0x56000008 GPGCON EQU 0x56000060 GPGDAT EQU 0x56000064 GPGUP EQU 0x56000068 ;配置GPACON寄存器，設(shè)置相關(guān)引腳為輸出功能 LDR R0,=GPACON LDR R1,[R0] BIC R1,R1,#0x00000003 ORR R1,R1,#0x00000000 STR R1,[R0] ;配置GPAUP寄存器，斷開各上拉電阻 LDR R0,=GPAUP LDR R1,[R0] ORR R1,R1,#0x0001 STR R1,[R0] ;配置GPGCON寄存器，設(shè)置相關(guān)引腳為輸出功能 LDR R0,=GPGCON LDR R1,[R0] BIC R1,R1,#0x0000FFFF ORR R1,R1,#0x00005555 STR R1,[R0] ;配置GPGUP寄存器，斷開各上拉電阻 LDR R0,=GPGUP LDR R1,[R0] ORR R1,R1,#0x00FF STR R1,[R0] ;輸出驅(qū)動數(shù)據(jù)，點亮對應(yīng)LED等 LOOPSTAR LDR R2,=GPGDAT LDR R3,[R2] BIC R3,R3,#0x00FF ORR R3,R3,#0x00FE STR R3,[R2] LDR R2,=GPGDAT LDR R3,[R2] BIC R3,R3,#0xFFFE CMP R3,#0x1 BEQ WAIT LDR R0,=0xFFFFFF ;初始計數(shù)值 BL DELAY ;調(diào)用延遲子程序 … LDR R2,=GPGDAT LDR R3,[R2] BIC R3,R3,#0x00FF ORR R3,R3,#0x007F STR R3,[R2] LDR R2,=GPGDAT LDR R3,[R2] BIC R3,R3,#0xFFFE CMP R3,#0x1 BEQ WAIT LDR R0,=0xFFFFFF ;初始計數(shù)值 BL DELAY ;調(diào)用延遲子程序 B LOOPSTAR DELAY SUB R0,R0,#1 CMP R0,#0x0 BNE DELAY MOV PC,LR WAIT LDR R2,=GPGDAT LDR R3,[R2] BIC R3,R3,#0xFFFE CMP R3,#0x1 BEQ WAIT B LOOPSTAR 10.8 在某采用小端存儲的S3C2440系統(tǒng)中，處理器外設(shè)時鐘PCLK=66.68MHz，使用其UART1接口實現(xiàn)串行通信，要求傳輸速率19200bps，不使用FIFO，關(guān)閉流控制，幀格式：8位數(shù)據(jù)位，2位停止位，偶校驗。試寫出各初始化控制字，并編寫初始化程序段。 ;相關(guān)寄存器地址定義 CLKDIVN EQU 0x4C000014 ;CLKDIVN for PCLK and FCLK CAMDIVN EQU 0x4C000018 ;CANDIVN ULCON1 EQU 0x50004000 ;UART line control register 0 UCON1 EQU 0x50004004 ;UART control register 0 UFCON1 EQU 0x50004008 ;UART FIFO control register 0 UMCON1 EQU 0x5000400C ;UART modem control register 0 UBRDIV1 EQU 0x50004028 ;UART baud rate divisor register 0 UTRSTAT1 EQU 0x50004010 ;UART TX/RX status register 0 UTXH1 EQU 0x50004020 ;UART transmit buffer register 0 URXH1 EQU 0x50004024 ;UART receive buffer register 0 MPLLCON EQU 0x4C000004 ;MPLL control register AREA SerialCommunication,CODE,READONLY ENTRY ldr r2,=MPLLCON ;設(shè)置MPLL為0x00076022 FCLK=Mpll=(2*m*Fin)/(p*(2的s次方)), Fin=16.9344MHz ; m=(MDIV+8), p=(PDIV+2), s=SDIV mov r3,#0x22 mov r4,#0x00076000 ADD r3,r3,r4 str r3,[r2] ldr r2,=CLKDIVN ; CLKDIVN 設(shè)置為 0x03, PCLK=FCLK/4 mov r3,#0x03 str r3,[r2] ldr r2,=CAMDIVN ; CLKDIVN 設(shè)置為 0x0200, PCLK=FCLK/4 mov r3,#0x200 str r3,[r2] ldr r2,=ULCON1 ; ULCON1 設(shè)置為 0x07, 含義是正常操作模式,無校驗,停止位2,8個數(shù)據(jù)位 mov r3,#0x07 str r3,[r2] ldr r2,=UCON1 ;UCON1 設(shè)置為 0x05 表示發(fā)送、接收數(shù)據(jù)都使用查詢方式，該處初始化為中斷模式也正確 mov r3,#0x05 str r3,[r2] ldr r2,=UFCON1 ;UFCON1 設(shè)置為 0x00 為不使用 FIFO mov r3,#0x00 str r3,[r2] ldr r2,=UMCON1 ;UMCON1 設(shè)置為 0x00 為不使用流控 mov r3,#0x00 str r3,[r2] ldr r2,=UBRDIV1 ;UBRDIV1 設(shè)置為216,含義為 波特率設(shè)為 19200, 由下面公式算得:UBRDIVn = (int)(PCLK/bps*16)-1 ;其中 PCLK =66.68MHz mov r3,#216 ；或者16進制表示0XD8 strh r3,[r2] 10.9 在上題中，若采用查詢方式進行數(shù)據(jù)傳輸，要將位于地址 DATA處的100字節(jié)發(fā)送到其他設(shè)備，試畫出程序流程圖， 并寫出相關(guān)程序段。 查詢方式進行數(shù)據(jù)傳輸?shù)拇a段如下： CHECK LDR R2,= UTRSTAT1 LDR R3,[R2] AND R3,R3,#0X02 CMP R3,#0X02 BNE WAIT SET LDR R5,=DATA LDRB R3,[R5],#1 LDR R2,=UTXH1 STRB R3,[R2] SUB R5,R5,#1 CMP R5,#0x64 BNE CHECK 10.10 在10.8題中，若要實現(xiàn)處理器收到數(shù)據(jù)0xAA，則回應(yīng)1字節(jié)數(shù)據(jù)0x55的功能，試畫出采用查詢方式傳輸?shù)某绦蛄鞒虉D，并寫出相關(guān)程序段。進一步思考如果采用中斷方式工作，需要對軟件進行怎樣的修改？ 相應(yīng)代碼段如下： CHECK LDR R2,=UTRSTAT1 LDR R3,[R2] AND R3,R3,#0X01 CMP R3,#0X01 BNE CHECK WAIT LDR R3,[R2] AND R3,R3,#0X02 CMP R3,#0X02 BNE WAIT SET LDR R2,=URXH1 LDRB R3,[R2] CMP R3,#0xAA MOVEQ R3,#0x55 LDR R2,=UTXH1 STRB R3,[R2] B CHECK 若采用中斷方式工作的話，需要將UCON1配置寄存器設(shè)為中斷工作模式；在接收到數(shù)據(jù)后觸發(fā)中斷，進入中斷子程序，進行相應(yīng)操作。