《《計(jì)算機(jī)組成原理》復(fù)習(xí)選擇題總結(jié).ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《《計(jì)算機(jī)組成原理》復(fù)習(xí)選擇題總結(jié).ppt（21頁珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1 從器件角度看 計(jì)算機(jī)經(jīng)歷了五代變化 但從系統(tǒng)結(jié)構(gòu)看 至今絕大多數(shù)計(jì)算機(jī)仍屬于 B 計(jì)算機(jī) A并行B馮 諾依曼C智能D串行2 馮 諾依曼機(jī)工作的基本方式的特點(diǎn)是 B A多指令流單數(shù)據(jù)流B按地址訪問并順序執(zhí)行指令C堆棧操作D存貯器按內(nèi)容選擇地址3 在定點(diǎn)二進(jìn)制運(yùn)算器中 減法運(yùn)算一般通過 D 來實(shí)現(xiàn) A原碼運(yùn)算的二進(jìn)制減法器B補(bǔ)碼運(yùn)算的二進(jìn)制減法器C原碼運(yùn)算的十進(jìn)制加法器D補(bǔ)碼運(yùn)算的二進(jìn)制加法器4 下列數(shù)中最小的數(shù)是 A A 101001 2B 56 8C 101 10D 233 16 5 以下有關(guān)運(yùn)算器的描述 C 是正確的 A只做加法運(yùn)算B只做算術(shù)運(yùn)算C算術(shù)運(yùn)算與邏輯運(yùn)算D只做邏輯運(yùn)算6 下面敘述中正確的是 B A系統(tǒng)軟件就是買的軟件 應(yīng)用軟件就是自己編寫的軟件B用機(jī)器語言編寫的程序可以由計(jì)算機(jī)直接執(zhí)行C用高級(jí)語言編寫的程序可以由計(jì)算機(jī)直接執(zhí)行7 某機(jī)字長(zhǎng)32位 其中1位表示符號(hào)位 若用定點(diǎn)整數(shù)表示 則最小負(fù)整數(shù)為 A A 231 1 B 230 1 C 231 1 D 230 1 8 運(yùn)算器的核心功能部件是 B A數(shù)據(jù)總線BALUC狀態(tài)條件寄存器D通用寄存器 1 存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備 它主要用來CA 存放數(shù)據(jù)B 存放程序C 存放數(shù)據(jù)和程序D 存放微程序2 存儲(chǔ)單元是指B A 存放一個(gè)二進(jìn)制信息位的存儲(chǔ)元B 存放一個(gè)機(jī)器字的所有存儲(chǔ)元集合C 存放一個(gè)字節(jié)的所有存儲(chǔ)元集合D 存放兩個(gè)字節(jié)的所有存儲(chǔ)元集合3 計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)存儲(chǔ)體系的主要目的是D A 便于讀寫數(shù)據(jù)B 減小機(jī)箱的體積C 便于系統(tǒng)升級(jí)D 解決存儲(chǔ)容量 價(jià)格和存取速度之間的矛盾 4 存儲(chǔ)周期是指C A 存儲(chǔ)器的讀出時(shí)間B 存儲(chǔ)器的寫入時(shí)間C 存儲(chǔ)器進(jìn)行連續(xù)讀和寫操作所允許的最短時(shí)間間隔D 存儲(chǔ)器進(jìn)行連續(xù)寫操作所允許的最短時(shí)間間隔5 某SRAM芯片 其存儲(chǔ)容量為64K 16位 該芯片的地址線和數(shù)據(jù)線數(shù)目D A 64 16B 16 64C 64 8D 16 166 某存儲(chǔ)容量為512K 8位 該芯片的地址線和數(shù)據(jù)線數(shù)目D A 8 512B 512 8C 18 8D 19 87 某機(jī)字長(zhǎng)32位 存儲(chǔ)容量1MB 若按字編址 它的尋址范圍是CA 1MB 512KBC 256KD 256KB 8 某計(jì)算機(jī)字長(zhǎng)32位 其存儲(chǔ)容量為4MB 若按字編址 它的尋址范圍是A A 1MB 4MBC 4MD 1MB9 某計(jì)算機(jī)字長(zhǎng)為32位 其存儲(chǔ)容量為16MB 若按雙字編址 它的尋址范圍是B A 16MBB 2MC 8MBD 16MB10 相聯(lián)存儲(chǔ)器是按C進(jìn)行尋址的存儲(chǔ)器 A 地址指定方式B 堆棧存取方式C 內(nèi)容指定方式D 地址指定與堆棧存取方式結(jié)合11 主存儲(chǔ)器和CPU之間增加cache的目的是AA 解決CPU和主存之間的速度匹配問題B 擴(kuò)大主存儲(chǔ)器的容量C 擴(kuò)大CPU中通用寄存器的數(shù)量D 既擴(kuò)大主存容量又?jǐn)U大CPU通用寄存器數(shù)量 12 EEPROM是指 D A讀寫存儲(chǔ)器B只讀存儲(chǔ)器C閃速存儲(chǔ)器D電擦除可編程只讀存儲(chǔ)器13 雙端口存儲(chǔ)器B情況下會(huì)發(fā)生讀 寫沖突 A 左端口與右端口的地址碼不同B 左端口與右端口的地址碼相同C 左端口與右端口的數(shù)據(jù)碼相同D 左端口與右端口的數(shù)據(jù)碼不相同14 雙端口存儲(chǔ)器所以能進(jìn)行高速讀 寫操作 是因?yàn)椴捎?D A高速芯片B新型器件C流水技術(shù)D兩套相互獨(dú)立的讀寫電路 15 下列說法中正確的是D A 多體交叉存儲(chǔ)器主要解決擴(kuò)充容量問題 B cache與主存統(tǒng)一編址 cache的地址空間是主存地址空間的一部分 C 主存都是由易失性的隨機(jī)讀寫存儲(chǔ)器構(gòu)成的 D cache的功能全部由硬件實(shí)現(xiàn) 16 在cache的地址映射中 若主存中的任意一塊均可映射到cache內(nèi)的任意一塊的位置上 則這種方法稱為A A 全相聯(lián)映射B 直接映射C 組相聯(lián)映射D 混合映射17 雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于并行存儲(chǔ)器結(jié)構(gòu) 其中前者采用 B 并行技術(shù) 后者采用 A 并行技術(shù) A 時(shí)間B 空間C 時(shí)間和空間D 都不是 1 中央處理器是指 A 運(yùn)算器B 控制器C 運(yùn)算器和控制器D 運(yùn)算器 控制器和主存儲(chǔ)器2 在CPU中跟蹤指令后繼地址的寄存器是 A 主存地址寄存器B 程序計(jì)數(shù)器C 指令寄存器D 狀態(tài)條件寄存器3 操作控制器的功能是 A 產(chǎn)生時(shí)序信號(hào)B 從主存取出一條指令C 完成指令操作碼譯碼D 從主存取出指令 完成指令操作碼譯碼 產(chǎn)生有關(guān)的操作控制信號(hào)4 下列部件中不屬于執(zhí)行部件的是 A 控制器B 運(yùn)算器C 存儲(chǔ)器D 外圍設(shè)備 A D B C 5 指令周期是指 A CPU從主存取出一條指令的時(shí)間B CPU執(zhí)行一條指令的時(shí)間C CPU從主存取出一條指令加上執(zhí)行這條指令的時(shí)間D 時(shí)鐘周期時(shí)間6 請(qǐng)?jiān)谝韵聰⑹鲋羞x出兩個(gè)正確描述的句子 A 同一個(gè)CPU周期中 能并行執(zhí)行的微操作叫相容性微操作B 同一個(gè)CPU周期中 不能并行執(zhí)行的微操作叫相容性微操作C 同一個(gè)CPU周期中 能并行執(zhí)行的微操作叫相斥性微操作D 同一個(gè)CPU周期中 不能并行執(zhí)行的微操作叫相斥性微操作7 微程序控制器中 機(jī)器指令與微指令的關(guān)系是 A 每一條機(jī)器指令由一條微指令來執(zhí)行B 每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行C 一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行D 一條微指令由若干條機(jī)器指令組成 A D B C 8 為了確定下一條微指令的地址 通常采用斷定方式 其基本思想是 A 用程序計(jì)數(shù)器PC來產(chǎn)生后繼續(xù)微指令地址B 用微程序計(jì)數(shù)器 xPC來產(chǎn)生后繼微指令地址C 通過微指令控制字段由設(shè)計(jì)者指定或者由設(shè)計(jì)者指定的判別字段控制產(chǎn)生后繼微指令地址D 通過指令中指定一個(gè)專門字段來控制產(chǎn)生后繼微指令地址9 下列部件中不屬于控制器的部件是 A 指令寄存器B 程序計(jì)數(shù)器C 狀態(tài)條件寄存器10 某寄存器中的數(shù)值為指令碼 只有CPU的才能識(shí)別它 A 指令譯碼器B 判斷程序C 微指令D 時(shí)序信號(hào) C A C 1 在集中式總線仲裁中 B時(shí)間最快 A方式對(duì)電路故障最敏感 A 菊花鏈方式B 獨(dú)立請(qǐng)求方式C 計(jì)數(shù)器定時(shí)查詢方式2 系統(tǒng)總線中地址線的功用是C A 用于選擇主存單元B 用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C 用于指定主存單元和I O設(shè)備接口電路的地址D 用于傳送主存物理地址和邏輯地址3 數(shù)據(jù)總線的寬度由總線的B定義 A 物理特性B 功能特性C 電氣特性D 時(shí)間特性4 從總線的利用率來看 B的效率最低 從整個(gè)系統(tǒng)的吞吐量來看 B的效率最高 A 單總線結(jié)構(gòu)B 多總線結(jié)構(gòu) 5 一個(gè)適配器必須有兩個(gè)接口 一是和系統(tǒng)總線的接口 CPU和適配器的數(shù)據(jù)交換是A方式 二是和外設(shè)的接口 適配器和外設(shè)的數(shù)據(jù)交換是C方式 A 并行B 串行C 并行或串行D 分時(shí)傳送6 下列陳述中不正確的是A A 總線結(jié)構(gòu)傳送方式可以提高數(shù)據(jù)的傳輸速度B 與獨(dú)立請(qǐng)求方式相比 鏈?zhǔn)讲樵兎绞綄?duì)電路故障最敏感 C 總線的帶寬是總線本身所能達(dá)到的最高傳輸速率7 下列各項(xiàng)中 B是同步傳輸?shù)奶攸c(diǎn) A 需要應(yīng)答信號(hào)B 各部件的存取時(shí)間比較接近C 總線長(zhǎng)度較長(zhǎng)D 總線周期長(zhǎng)度可變8 下列各種情況中 應(yīng)采用異步傳輸方式的是A A I O接口與打印機(jī)交換信息B CPU與存儲(chǔ)器交換信息C CPU與I O接口交換信息D CPU與PCI總線交換信息 9 計(jì)算機(jī)系統(tǒng)的輸入輸出接口是B之間的交接界面 A CPU與存儲(chǔ)器B 主機(jī)與外圍設(shè)備C 存儲(chǔ)器與外圍設(shè)備D CPU與系統(tǒng)總線10 描述當(dāng)代流行總線結(jié)構(gòu)基本概念中 正確的是 B A 當(dāng)代流行的總線結(jié)構(gòu)不是標(biāo)準(zhǔn)總線B 當(dāng)代總線結(jié)構(gòu)中 CPU和它私有的cache一起作為一個(gè)模塊與總線相連C 系統(tǒng)中只允許有一個(gè)這樣的CPU模塊 1 計(jì)算機(jī)的外圍設(shè)備是指D A 輸入 輸出設(shè)備B 外存設(shè)備C 遠(yuǎn)程通信設(shè)備D 除了CPU和內(nèi)存以外的其它設(shè)備2 軟磁盤 硬磁盤 磁帶機(jī) 光盤 固態(tài)盤屬于B設(shè)備 鍵盤 鼠標(biāo)器 打印機(jī) 掃描儀 數(shù)字化儀屬于C設(shè)備 LAN適配卡 Modem屬于A A 遠(yuǎn)程通信B 外存儲(chǔ)器C 人機(jī)界面3 在微型機(jī)系統(tǒng)中外圍設(shè)備通過A與主板的系統(tǒng)總線相連接 A 適配器B 設(shè)備控制器C計(jì)數(shù)器D 寄存器4 CRT的分辨率為1024X1024像素 像素的顏色數(shù)為256 則刷新存儲(chǔ)器的容量是B A 512KBB 1MBC 256KBD 2MB5 CRT的顏色數(shù)為256色 則刷新存儲(chǔ)器每個(gè)單元的字長(zhǎng)是C A 256位B 16位C 8位D 7位6 磁盤驅(qū)動(dòng)器向盤片磁層記錄數(shù)據(jù)時(shí)采用B方式寫入 A 并行B 串行C 并一串行D 串一并行7 顯示器的主要參數(shù)之一是分辨率 其含義為B A 顯示屏幕的水平和垂直掃描頻率B 顯示屏幕上光柵的列數(shù)和行數(shù)C 可顯示不同顏色的總數(shù)D 同一幅畫面允許顯示不同顏色的最大數(shù)目8 PC機(jī)所配置的顯示器 若顯示控制卡上刷存容量是1MB 則當(dāng)采用800 600的分辨率模式時(shí) 每個(gè)象素最多可以B有種不同顏色 A 256B 65536C 16MD 4096 1 發(fā)生中斷請(qǐng)求的條件是C A一條指令執(zhí)行結(jié)束B一次I O操作結(jié)束C機(jī)器內(nèi)部發(fā)生故障2 為了便于實(shí)現(xiàn)多級(jí)中斷 保存現(xiàn)場(chǎng)信息最有效的辦法是采用B A通用寄存器B堆棧C存儲(chǔ)器D外存3 CPU響應(yīng)中斷時(shí) 進(jìn)入 中斷周期 采用硬件方法保護(hù)并更新程序計(jì)數(shù)器PC內(nèi)容 而不是由軟件完成 是為了A A能進(jìn)入中斷處理程序 并能正確返回源程序B節(jié)省主存空間C提高處理機(jī)速度D易于編制中斷處理程序4 采用DMA方式傳送數(shù)據(jù)時(shí) 每傳送一個(gè)數(shù)據(jù)就要占用一個(gè)C的時(shí)間周期 A指令周期B機(jī)器周期C存儲(chǔ)周期D總線周期 5 某中斷系統(tǒng)中 每抽取一個(gè)輸入數(shù)據(jù)就需要中斷CPU一次 中斷處理程序接受取樣的數(shù)據(jù) 并將其保存到主存緩沖區(qū)內(nèi) 該中斷處理需要x秒 另一方面 緩沖區(qū)內(nèi)每存儲(chǔ)N個(gè)數(shù)據(jù) 主程序就將其取出進(jìn)行處理 這種處理需要y秒 因此該系統(tǒng)可以跟蹤到每秒A次中斷請(qǐng)求 AN Nx y BN x y NCmin 1 x 1 y Dmax 1 x 1 y 6 在單級(jí)中斷系統(tǒng)中 CPU一旦響應(yīng)中斷 則立即關(guān)閉C標(biāo)志 以防本次中斷服務(wù)結(jié)束前同級(jí)的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾 A中斷允許B中斷請(qǐng)求C中斷屏蔽D中斷保護(hù)7 周期挪用方式常用于A方式的輸入 輸出中 ADMAB中斷C程序傳送D通道8 下述I O控制方式中 B主要由程序?qū)崿F(xiàn) APPU方式B中斷方式CDMA方式D通道方式9 通道程序是由B組成 AI O指令B通道指令 通道控制字 C通道狀態(tài)字 N次中斷處理時(shí)間Nx y秒每秒中斷N Nx y 次 10 通道對(duì)CPU的請(qǐng)求形式是B A自陷B中斷C通道命令D跳轉(zhuǎn)指令11 微型機(jī)系統(tǒng)中 主機(jī)和硬盤進(jìn)行數(shù)據(jù)交換一般采用B A程序中斷控制B直接存儲(chǔ)器訪問C程序直接控制D通道控制12 常用于大型計(jì)算機(jī)的控制方式是D A程序查詢方式BDMA方式C中斷方式D通道方式13 在采用A的情況下 除非計(jì)算機(jī)等待數(shù)據(jù) 否則無法傳送數(shù)據(jù)給計(jì)算機(jī) A程序查詢方式B中斷方式CDMA方式D獨(dú)立請(qǐng)求方式14 下述I 0控制方式中 主要由程序?qū)崿F(xiàn)的是B A外圍處理機(jī)方式B中斷方式CDMA方式D通道方式15 主機(jī) 外設(shè)不能并行工作的方式是A A程序查詢方式B中斷方式C通道方式 16 中斷系統(tǒng)是C實(shí)現(xiàn)的 A僅用硬件B僅用軟件C軟 硬件結(jié)合D以上都不對(duì)17 DMA的數(shù)據(jù)傳送是以C為單位進(jìn)行的 A字節(jié)B字C數(shù)據(jù)塊D位18 DMA方式是在B之間建立直接的數(shù)據(jù)通路 ACPU與外圍設(shè)備B主存與外圍設(shè)備C外設(shè)與外設(shè)DCPU與主存19 通道是特殊的處理器 它有自己的C 因此具有較強(qiáng)的并行工作能力 A運(yùn)算器B存儲(chǔ)器C指令和程序D以上均有 1 下面陳述中 不屬于虛存機(jī)制要解決的問題項(xiàng)是D A調(diào)度問題B地址映射問題C替換與更新問題D擴(kuò)大物理主存的存儲(chǔ)容量和字長(zhǎng)2 采用虛擬存貯器的主要目的是B A提高主存貯器的存取速度 B擴(kuò)大主存貯器的存貯空間 并能進(jìn)行自動(dòng)管理和調(diào)度 C提高外存貯器的存取速度 D擴(kuò)大外存貯器的存貯空間 3 虛擬存儲(chǔ)器中段頁式存儲(chǔ)管理方案的特性為D A空間浪費(fèi)大 存儲(chǔ)共享不易 存儲(chǔ)保護(hù)容易 不能動(dòng)態(tài)連接B空間浪費(fèi)小 存儲(chǔ)共享容易 存儲(chǔ)保護(hù)不易 不能動(dòng)態(tài)連接C空間浪費(fèi)大 存儲(chǔ)共享不易 存儲(chǔ)保護(hù)容易 能動(dòng)態(tài)連接D空間浪費(fèi)小 存儲(chǔ)共享容易 存儲(chǔ)保護(hù)容易 能動(dòng)態(tài)連接 4 下列有關(guān)存儲(chǔ)器的描述中 正確的是B C A多級(jí)存儲(chǔ)體系有cache 主存和虛擬存儲(chǔ)器組成 B存儲(chǔ)保護(hù)的目的是 在多用戶環(huán)境中 既要防止一個(gè)用戶程序出錯(cuò)而破壞系統(tǒng)軟件或其它用戶程序 又要防止一個(gè)用戶訪問不是分配給他的主存區(qū) 以達(dá)到數(shù)據(jù)安全與保密的要求 Ccache和虛擬存儲(chǔ)器這兩種存儲(chǔ)器管理策略都利用了程序的局部性原理