《組合邏輯電路(半加器全加器及邏輯運算)實驗報告.doc》由會員分享，可在線閱讀，更多相關(guān)《組合邏輯電路(半加器全加器及邏輯運算)實驗報告.doc（4頁珍藏版）》請在裝配圖網(wǎng)上搜索。

電子通信與軟件工程 系2013-2014學年第2學期 《數(shù)字電路與邏輯設(shè)計實驗》實驗報告 --------------------------------------------------------------------------------------------------------------------- 班級： 姓名： 學號： 成績： 同組成員： 姓名： 學號： --------------------------------------------------------------------------------------------------------------------- 一、 實驗名稱：組合邏輯電路（半加器全加器及邏輯運算） 二、 實驗目的：1、掌握組合邏輯電路的功能調(diào)試 2、驗證半加器和全加器的邏輯功能。 3、學會二進制數(shù)的運算規(guī)律。 三、實驗內(nèi)容： 1．組合邏輯電路功能測試。 （1）．用2片74LS00組成圖 4.1所示邏輯電路。為便于接線和檢查．在圖中要注明芯片編號及各引腳對應(yīng)的編號。 （2）．圖中A、B、C接電平開關(guān)，YI，Y2接發(fā)光管電平顯示． （3）。按表4。1要求，改變A、B、C的狀態(tài)填表并寫出Y1，Y2邏輯表達式． （4）．將運算結(jié)果與實驗比較． 2．測試用異或門（74LS86）和與非門組成的半加器的邏輯功能．根據(jù)半加器的邏輯表達式可知．半加器Y是A、B的異或，而進位Z是A、B相與，故半加器可用一個集成異或門和二個與非門組成如圖4.2． （1）．在學習機上用異或門和與門接成以上電路．接電平開關(guān)S．Y、Z接電平顯示． （2）．按表4．2要求改變A、B狀態(tài)，填表． 3．測試全加器的邏輯功能。 （1）．寫出圖4．3電路的邏輯表達式。 （2）．根據(jù)邏輯表達式列真值表． （3）．根據(jù)真值表畫邏輯函數(shù)Si 、 Ci的卡諾圖． （4）．填寫表4．3各點狀態(tài) （5）．按原理圖選擇與非門并接線進行測試，將測試結(jié)果記入表4．4，并與上表進行比較看邏輯功能是否一致． 實驗結(jié)果： 表4．1 輸入 輸出 A B C Y1 Y2 0 0 0 1 1 1 1 0 0 0 1 1 1 0 0 1 0 1 1 1 0 0 1 0 0 0 1 1 1 1 1 1 0 1 1 0 0 0 1 1 Y1=A+B Y2=（A’B）+（B’C） 表4．2 輸入端 A 0 1 0 1 B 0 0 1 1 輸出端 Y 0 1 1 0 Z 0 0 0 1 表4．3 A B C Y Z X1 X2 X3 S C 0 0 0 0 0 1 1 1 0 0 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 1 0 1 0 0 1 0 1 1 1 0 1 0 0 1 1 1 1 0 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 0 1 1 1 0 1 1 表4．4 輸入端 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 輸出端 C 0 0 0 1 0 1 1 1 S 0 1 1 0 1 0 0 1 Y=A’B+AB’ Z=C X1=A’B+C’+AB X2=A’B’+AB+C X3=A’B+AB’+C’ Si=A’B’C+A’BC’+AB’C+ABC Ci=AC+AB+BC 實驗總結(jié)： 此實驗中因本就缺少一塊74LS00的芯片導致線路不完整，原本打算用74LS20來代替74LS00，但電路還是出現(xiàn)了問題，原以為是電路接線的問題，也重新接線過，但是情況毫無變化。在和隔壁組同學的討論下，決定一個個檢測電路中各點的情況，最后發(fā)現(xiàn)是74LS20芯片1,2,13接口的問題。最后找到一個74LS00才使得電路正確運行。通過這次實驗明白了，有時候出現(xiàn)問題時，自己應(yīng)在一定的時間內(nèi)想到問題的解決方案，如果解決不了問題應(yīng)需要找同伴商討合作才能使實驗完成的效率更高，在實驗的過程中重要的不僅僅是理論知識，要有學會聽取他人意見不可一意孤行，還要有會和團體合作的意識，才能將任務(wù)更高效更好的完成。